本文是Perter Gammon博士对于SiC行业发展的预测。Perter Gammon博士在SiC的设计、制造和测试方面有15年的经验，在从材料到外延和器件的价值链上发表了80多篇期刊和会议论文。他也是PGC SiC咨询公司的创始人，专门提供SiC行业的技术报告，设备设计，运营和分析以及市场分析的建议和意见。翻译本文获得Perter Gammon博士的许可。Tristan对Perter的文章进行翻译，并对某些可能有误解的描述进行修正，同时完成信达雅的校对。

前言

碳化硅 (SiC) 行业正在迅速发展，得益于该SiC可以提供高效、高功率、高速开关和紧凑型电力电子解决方案的优点。在 600 至 1700 V 的商业化 SiC 器件电压范围内，选择宽禁带产品替代传统 Si 产品所提供的系统级收益正得到广泛认可。其实，高端电动汽车 (EV) 市场早已对此做出了积极响应，特斯拉、比亚迪以及Lucid已经转向全碳化硅逆变器，而多数的OEM以及Tier1也在开发碳化硅逆变器。

尽管毫无疑问 SiC 功率器件在开关速度以及整体系统尺寸和效率方面带来的优势仍然存在，但与传统 Si 选项相比，SiC 器件的前期成本仍然存在疑问。那么，这个高价背后的原因是什么？可以采取哪些措施来降低价格，以及 SiC MOSFET 的逐步改进如何影响价格的降低？10 年后 SiC 的成本可能是多少？

SiC高成本的背后

截至 2021 年 9 月，100A的 SiC MOSFET（650V 和 1200V）分立器件的零售价几乎是同等额定 Si IGBT 价格的 3 倍。尽管 SiC 器件的面积减少了 3-4 倍。

造成这种巨大成本差异的原因是多方面的，但最大的贡献者是SiC 衬底本身，超过外延、制造和良率的成本占比，并且可以相当有把握地预测，这种情况将持续一段时间。这是因为高质量的硅晶圆是通过提拉工艺生产的，在该工艺中，从 1500°C 的熔化硅坩埚中拉出数米长的硅晶锭。相比之下，用于生产 SiC 的晶种升华工艺很慢，需要大量能量才能满足 2200°C 的生长工艺，而最终可用的晶锭长度不超过25 毫米。与 Si 相比，SiC 晶圆的成本要高出 30-50 倍。

与 Si 相比， SiC的其他成本也更高，但与衬底成本相比，相对较小。其中包括外延（在衬底表面生长高质量 SiC 器件工艺层）和器件制造的成本，与 Si 功率器件加工相比，这两者都需要更高的温度和更昂贵的耗材。

在上述每个阶段，最终的成本驱动因素是产量。这些成本包括从晶锭中取出的可用晶圆的数量，以及外延和制造后的良率。影响裸片成品和后期制造良率的最大因素是材料质量，包括源自晶圆生长和外延工艺的器件致命缺陷数量，以及那些影响长期可靠性的不太明显的缺陷。制造中的另一个问题是 MOSFET 栅极氧化物的可靠性。

图 1 显示的是 SiC MOSFET 芯片的成本明细，良率数据来自在 150mm 衬底上生产的 2021 年同类最佳商用 1200V/100A 器件。这两个柱状图近似于两种不同的衬底供应模型，将大多数以市场价格购买衬底的公司与那些垂直整合的公司进行比较，因此可以按成本自行供应衬底。在某些情况下折旧成本很高，但因供应商而异，因此不包括在该模型中。

降低SiC成本

多种影响的综合结果将带来碳化硅价格的下跌。我们将在下面详细介绍这些。

如今，SiC 器件主要在直径为150mm的衬底上开发，不过Wolfspeed 和 GT Advanced Technologies预计将在未来升级到200mm 衬底。这将使单次制造生产的器件数量增加约 1.8 倍，因此制造成本将降低。然而，至少首先，我们预计这种尺寸升级不会显著降低裸片成本中的衬底部分，因为生产更大面积的晶圆需要按比例增加升华工艺的投入。正如从 100 毫米过渡到 150 毫米时所看到的那样，我们预测衬底成本最初将与面积成正比，但随着技术的成熟和竞争的加剧将稳步下降。

事实上，至少在头几年，从 200 毫米晶圆上取下的芯片很可能比 150 毫米晶圆的成本更高。这是因为新晶圆尺寸的优化是一项重大挑战，晶圆良率（受晶圆的均匀性和弯曲度影响）外延良率和管芯良率可能会受到影响。同样，依据从 100 到 150 毫米过渡的经验，两种缺陷的密度都跃升了，至少在最初是这样，如果你想去哪里看，这方面的证据仍然存在：SKSiltron 的网站上详细说明了与之前的过渡相比，所有类型的缺陷增加了 100-200%。经过短期的开发，200mm 的缺陷密度可能会降低，生产成本也是如此；在那之前，150mm 晶圆很可能仍然是更便宜的解决方案，并且有理由预计在最初几年这些晶圆直径之间会出现锥形过渡。

转向 200mm 需要新的、现代化的晶圆厂设施，Wolfspeed 令人印象深刻的Mohawk Valley Fab就是一个很好的例子。这将带来更大程度的自动化率，大大减少运行设施所需的高技能工程师的数量，并降低制造成本。然而，在短期内，预计折旧成本会因大量支出而增加。

竞争可能会对价格造成下行压力。onsemi 最近对 GTAT 的收购表明，该领域的整合尚未结束，少数拥有重要 IP 的小公司仍然独立于大公司之外。此外，正如最近公布的那样，中国正在加大对 SiC 的兴趣。然而，这不是光伏市场，不可能用廉价、低质量的材料充斥市场。相反，对于任何新进入者来说，要达到汽车行业和其他行业所要求的成熟晶体质量和设备一致性都需要时间。

最后，也是非常重要的是，SiC 器件技术将得到改进。特别是器件设计和加工方面的进步，每发布新一代 SiC MOSFET都将持续降低比导。欧姆定律 (I=V/R) 表明单位面积电阻 (Ron,sp; Ω.cm2) 的任何降低都会导致电流密度 (A/cm2) 增加。这意味着可以在保持给定额定电流的同时减小芯片面积。然而，较小芯片的散热问题意味着热阻 (k) 的变化不可忽略，因此芯片面积与其电阻和热阻的平方根成正比 (A∝(√R× k)) [1]。因此，电阻降低 50% 将导致管芯的有效面积减少 29%。当然，非有源区（例如栅极焊盘和终端）不会缩放到相同的程度。

作为额外的好处，更小的裸片尺寸不仅增加了每个晶圆的裸片数量，还带来了更高的成品率百分比。

迄今为止，每一代新一代 SiC 产品的比导都比上一代产品有所降低。根据 Wolfspeed 的说法，在这里，这种减少每次都在 40% 左右。

碳化硅成本预测

PGC Consultancy的SiC成本预测模型的选定标准化结果如下图所示。比试图准确预测未来的设备成本更重要的是，这是一个确定前面讨论的成本驱动因素中哪些可能在未来发挥最大的实际作用降低成本。这是在实际应用中检验200mm衬底的影响与持续器件设计优化的对比。

下图显示了成本模型的三个输入和预测输出，所有这些都基于2022年的已知或估计的150毫米衬底数据并进行归一化。

上图显示了模型的三个关键输入。考虑到衬底成本在总成本中的主导地位，衬底成本的预测是关键。我们的基本预测是，200 毫米衬底的单位面积成本将略高于 150 毫米衬底，但将以比 150 毫米更快的年增长率下降，就像 100/150 毫米过渡时发生的那样。

缺陷密度的增加——影响外延成品率——似乎是不可避免的，历史再次在 100/150mm 过渡中证明了这一点。他们跳多远和下降多快是值得商榷的。未显示，随着新工艺的上线和逐步改进，裸片良率可能会遵循类似的趋势。

最后输入是管芯尺寸，该值对两个晶圆尺寸的影响相同，并由每一代新 MOSFET 的电阻下降量决定。两个新一代（第 4 代和第 5 代）被建模为在 2022 年和 2027 年到达，每一代都负责在基线情景中减少 45% 的比导，最坏情况下减少 40%，最好情况下减少 50%。如前所述，随着面积与电阻的平方根成比例地下降，电阻减少 40-50% 只会导致器件的有效面积减少 23-29%。初始芯片尺寸基于同类最佳（截至 2021 年 9 月）1200V/100A MOSFET。

输出是来自 200mm 和 150mm 衬底的 1200V/100A MOSFET 芯片的预计成本，显示了基线、最佳情况和最坏情况。

根据所做的假设，该模型表明，到 2030 年，在 200mm 衬底上制造的 1200V/100A MOSFET 芯片的成本可能比 2022 年使用 150mm 衬底的成本低 54%。最好情况下减少 57%，最坏情况下减少 50%。如今，1200V/100A IGBT的零售价比同等额定 SiC MOSFET 便宜 3 倍，虽然 Si IGBT 的价格在这段时间内不会保持不变，但我们模型中任何地方 SiC 成本的下降都将使其比Si 价格的距离收窄。

我们的下一个结论是，转向 200mm 衬底不太可能立即从根本上降低 SiC 成本。事实上，在我们运行的每个场景中，最初使用 200mm 衬底可能需要支付额外成本，直到晶圆良率和芯片良率开始恢复到 150mm 水平。然而，200mm 的芯片成本可能只需要几年时间就可以与 150mm 的芯片成本持平，而更大衬底的优势将得以体现。

在我们的基准情景中，我们可能过于消极了。也许自 2015 年首次展示 200mm 衬底以来正在进行的广泛内部试验将避免之前在 100/150mm 过渡中看到的缺陷密度的增高。Wolfspeed 乐观地认为这在他们的案例中是真实的，同时他们已经运行了一条试验线来建立早期的 200 毫米制造工艺。我们对 200 毫米晶圆的最佳情况涵盖了这种可能性，在发布时芯片成本大约等于 150 毫米，然后 200 毫米在接下来的几年变得更便宜。

不管 200mm衬底 的初始状态如何，到 2030 年，当我们的模型平衡了不同直径衬底之间的差异时，可以估计衬底之间 1.8 倍面积差异的全部影响。我们的基准情景表明，与150mm衬底的芯片相比，200mm 衬底的芯片将便宜 31%。

在我们假设的场景中，衬底直径升级对成本的影响与改进技术的影响相当。十年内两代器件的改进使裸片成本降低了 27%，最好/最坏情况下为 +/- 2.5%。因此，设备设计人员从晶圆减薄、沟槽架构或减小节点尺寸等创新中获得的持续边际性能增益对于实现成本降低至关重要。

上图中，基线结果进一步扩展以包括它们的同比占比。可以看到良率对早期 200mm 晶圆的负面影响，这是早期成本的主要部分。到 2030 年，更大的200毫米衬底的每个裸片制造成本的降低在数据中是显而易见的。

结论

提高 SiC 的成本竞争力是全行业的优先事项，但没有一蹴而就的解决方案。从长远来看，200mm晶圆的引入将有很大帮助，允许制造成本的一部分由多达1.8倍的器件同时分担。但是，衬底可能需要一些时间才能达到目前150mm 晶圆可能达到的质量和产量值. 我们的模型表明，一代又一代技术的渐进式改进同样重要。较低的比导转化为更小的器件面积，从而增加每个衬底的器件数量和最终的裸片良率。

即使在我们最保守的预测中，采用 200mm 衬底和两代器件改进的综合效应表明，到 2030 年，构成 SiC MOSFET 的成本将是现在的一半。要弥补 3 倍的成本差异，这将是积极的。

在第 2 部分中，我们将分析当前 SiC MOSFET 的电阻分布，并继续研究未来可以降成本的空间。

来源： IGBT应用