聊了20多家SiC产业链的公司，说说我的看法！

文/编辑 | 狙击手Lucas

封面来源 | 网络

说在前面

2022年下半年集中将SiC半导体产业链又看了一遍，访谈企业20余家，涉及衬底、外延、Foundry、器件设计、模组、设备等环节。一直想将所见、所闻、所思、所想系统地整理成文，但因信息的碎片化而不知从何下手，故而拖至今日。既然不系统成文，那就想到哪儿聊哪儿吧。

本文大部分信息是基于对行业内企业的访谈，还有一部分是基于所掌握信息做出的个人主观判断或猜测，望读者加以甄别，如阐述、观点有误，望不吝指正。

SiC器件设计

在2017年前后，聪明的创业者趁着彼时投资人对此领域还很陌生便纷纷从壁垒最低的环节开始创业，所以我们能够看到很多SiC器件设计公司早些时候拿到了很多投资。

时至今日，这些SiC设计公司发展的怎么样了呢？境况分为有三类：①已经被淘汰，主要是两个原因叠加，一是产品未研发成功尚未形成造血能力，二是投资人认知提升导致不愿将资金投入到低壁垒的SiC器件设计环节。②开始建厂进入壁垒更高、资本更认的器件制造环节。③在苦苦支撑，声称流片成功，且不说流片成功是设计能力突出还是代工厂工艺卓越，是否能撑到通过客户认证的那天还要打很大一个问号，毕竟无论是车规还是电力电网，认证周期都是出奇的长。

上面有意无意的说了SiC器件设计壁垒低，那么凭什么说SiC器件设计壁垒低？从称呼我们就可以看出，其是器件，而不是芯片（集成电路）。MOSFET也好，IGBT也罢，自诞生以来其原理图几乎就没有什么大的变化，因为其结构实在是太简单，以至于一个外行都看得懂工作原理，那么设计对行业内的人来说又谈何壁垒？与此同时，我们可以借鉴Si基功率器件的发展情况推演SiC基功率器件的发展，目前代工Si基功率器件Foundry都有自己的工艺平台，SiC未来很可能也是一样。

提到SiC器件设计的壁垒就不得不提到沟槽型MOS。首先要说明的是，掌握沟槽型MOS并不是上车的必要条件，平面构型也能满足上车的需求。其次要说明的是，沟槽型MOS虽然开关性能更好、寄生电容更小，但其导通电阻小是优点的同时也是缺点，毕竟电阻小了短路耐受能力也变差了。最后要说明的是，沟槽型MOS有很多种具体构型，验证能被应用的构型都已被海外大厂申请了专利，不知道能不能用的构型也都被国内的设计公司申请了专利。

SiC衬底

国内外衬底环节良率差异较大，起步早晚肯定是影响因素之一，但笔者隐约感觉可能在技术源头方面有着不可忽视的影响。在上世纪六、七十年代，SiC主要是由前苏联的莫斯科航空学院进行研究，在八九十年代则主要是由美国的北卡州立大学进行研究，现在我们熟知的Wolfspeed、II-VI和道康宁，其SiC技术源头都来自于北卡州立大学，显然我国现有的几家头部SiC衬底公司和北卡州立大学几乎没有什么关系，但是否和前苏联有关系尚不得知。

SiC有250余种同分异构体，最常见的是4H、6H晶型，而物理特性方面4H较6H更加优越，因此4H晶型的SiC被应用于功率半导体。这么多种同分异构体，生产所用的设备同样都是PVT晶体生长设备，至于生成何种晶型，则是温度梯度、气体浓度梯度等多个参数共同决定的。与此同时，SiC晶锭的瑕疵类型也有很多种，瑕疵类型以及瑕疵密度与原材料纯度、温度梯度、气体浓度梯度等有着密切的关系。而温度梯度、气体浓度梯度等参数却有着无数种组合，这是SiC衬底之所以难的原因所在。也正因如此，长晶炉数量对于提升衬底良率有一定优势，毕竟可以在相同的时间内将不同的长晶炉设定成不同的参数去探索最优参数组合。

上面提到原材料纯度、气体浓度梯度对衬底良率有影响，这里讲一讲其影响良率的内在机理。SiC衬底的原材料也是SiC，只不过是多种晶型的粗体SiC，其制造方法很简单，将粉末状的单晶Si和单晶C按照一定比例混合，在隔绝O₂的高温炉内反应生成粗体SiC，但Si和C不会完全反应，会有单晶Si和单晶C等杂质残留，在后续的纯化过程中通常是将反应生成的SiC在高温下通入O₂，大部分C则与O₂反应生成CO₂逸出，而Si与O₂反应生成SiO₂作为杂质仍旧留在SiC粗体中，PVT过程中部分会进入到SiC晶锭当中从而影响质量。气体浓度控制的对象分为三类，一类是掺杂气体，一类是携气，二者是混合的，通过MFC（气体质量流量控制器）控制，与MFC精度和控制能力有关。还有一类是PVT过程中粗体SiC升华形成的SiC气体，SiC气体浓度与温度控制密切相关，而粗体SiC颗粒尺寸直接影响温度控制的难度。固态物质升华速度与其 表面积/体积 这一数值成正比，同样体积的固态物质，其单个颗粒的尺寸越小，整体的表面积就越大，气化速率也就越大，气体浓度控制也就越难。上面提到的粗体SiC制备方法所制备的粗体SiC颗粒几乎与大米粒相当，笔者认为这是SiC气体浓度难控制的重要原因之一，为了解决SiC颗粒小的问题，行业内有人提出用CVD的方法沉积出SiC粗体，理论上CVD沉积出来的SiC粗体体积可以很大，纯度也可以做的比较高。但有一点可以肯定，CVD路线制备SiC粗体的成本会比较高，其高成本是否会凭借其纯度高、颗粒大在提高晶锭良率层面得到弥补这一经济账尚未经过实践来验证。

如果不考虑SiC器件各个环节良率的问题，其与Si基器件成本的最大差异体现在衬底环节。SiC晶锭的生长速度是0.4mm/h，而Si晶锭的生长速度则是300mm/h，其底层原因是长晶原理的不同，SiC的融点高达2700℃，因此采用PVT这一气相法长晶，气态SiC分子之间的距离与固态SiC分子之间的距离差异较大，沉积速率自然较慢，沉积速率一旦过快就会因为气态分子与子晶接触时间过短导致生成的晶型与子晶晶型不一致。而Si的融点只有1400℃，因此采用液相法长晶，液态分子之间的距离与固态分子之间的距离较为接近，生长速度较快。因为液相法长晶速度更快，所以一直有实验室、创业公司在探索SiC液相法长晶，而液相法长晶工艺的核心是设备。

SiC衬底是SiC产业链技术难度最高的环节，故而也是附加值最高的环节，但国内所有SiC衬底公司都是负毛利，纵然是负毛利各大厂商仍旧积极出货。看似矛盾的现象背后藏着以下原因：①SiC市场是一个全球市场，国内SiC衬底良率又远低于国外，所以定价权在国外SiC衬底厂商手中，国内厂商只能被动接受。②正因为SiC衬底附加值高，而国内厂商良率又处于较低水平，这意味着竞争格局尚未形成，导致大量公司进入此环节，竞争较为激烈。同时SiC衬底企业2022年纷纷扩产，单就北方华创而言，其2022年SiC长晶炉的销售额就在50亿元左右，销量在10000台左右，进一步加剧了供给竞争。③SiC衬底良率处于爬坡阶段，只有不断长晶才能提高长晶工艺，合格的衬底卖掉总比扔掉要强。

SiC外延

SiC外延是最重要的制造环节之一，因为SiC器件几乎全部在外延层制造。同时，外延环节也是所有制造环节中技术壁垒最低的环节。正因为如此，才会在国内SiC产业发展初期出现独立的外延环节创业公司。也是正因为如此，独立做SiC外延环节的公司才不会像衬底和Foundry环节那样多（不多当然也有其他原因，后面会谈到）。很多投资人认为外延环节因其壁垒低最终可能被其上游衬底环节或是其下游Foundry环节捎带手儿就给做了，进而得出外延环节从长期来看很可能不会存在的判断，这种判断逻辑上是成立的。但笔者认为独立的外延厂数量肯定会减少，至于会不会消失要看未来下游Foundry的集中度，因为独立外延厂其规模效应明显，Foundry环节越分散对独立外延厂就越有利，这一点可以参见Si基功率器件各环节的分工。

外延环节壁垒虽低，但却是当前毛利水平比较不错的环节，导致这种现象的背后有两点原因：①外延环节是上游SiC衬底的唯一出口，虽然独立外延厂商是求着头部衬底厂商供货，但是非头部的衬底厂商却是求着独立外延厂，只有外延厂愿意将其生产的衬底变成外延片，衬底厂商的衬底才能进入Foundry被制造成器件，进而进入下游终端客户的验证环节。②独立外延厂公司相对较少。

上面提到SiC外延环节技术壁垒相对较低，在这里解释一下。外延本身是一道工序，从另一个角度理解就是外延环节只有一道工序。外延片的质量很大程度上受衬底质量的影响，这与外延环节的能力无关。此外外延片的质量还受工艺的影响，工艺要从两个方面来看，一个是类似笔者在衬底环节提到的各类工艺参数（温度、气体浓度等）的设置，一个是外延设备本身的能力。而后者是最为重要的，外延设备研发成功的标志是外延出合格的外延片，这意味着外延设备厂商具备外延片的生产能力，因此其销售的外延设备会自带一套工艺参数以便客户使用，而客户也会在采购后根据自己的经验对外延设备进行不同程度的改进，然后基于自带参数进行参数的重新调整。

外延片质量的评价指标主要包括厚度均匀性、掺杂均匀性、表面缺陷密度三个指标，通常外延厂向下游客户报的指标：厚度均匀性<6%、掺杂均匀性<8%、表面缺陷密度<0.5cm2。而实际出货的指标：厚度均匀性=3%左右、掺杂均匀性=4%左右、表面缺陷密度=0.3cm2左右。这里需要说明的是，表面缺陷类型有十几种，particle缺陷是较为重要的一种，而这种缺陷的形成与外延设备的技术路线密切相关。

上面提到SiC外延环节技术壁垒低是导致当前阶段进入到此环节创业公司较少的原因之一，另外一个原因就是买不到SiC外延设备，头部SiC外延设备厂商的产能甚至排到了5年后。供不应求的底层原因是其技术壁垒较高，从表象上来看，国产水平式外延设备单台价格在600-700万元，国产双腔垂直式设备单台价格在2300-2500万元，价格即是技术壁垒的外在反映。从内在来看，放眼整个半导体行业，只有碳化硅外延环节的工作温度是在1650℃以上，其技术难度远高于其他CVD设备。

既然SiC外延设备技术壁垒这样高，那就将其展开聊一聊。SiC外延设备属于MOCVD设备，目前SiC外延设备主要有3种技术路线，分别是LPE水平式设备、Aixtron水平式设备和Nuflare垂直式设备，中国市场普遍在用的是LPE水平式设备和Nuflare垂直式设备，国内仅有的几台Aixtron水平式设备据多位业内人士透露因其良率较低而被闲置，Aixtron水平式设备被闲置这一说法可以被侧面印证，即国内某SiC外延设备创业公司的创始人此前就职于Aixtron，但其在国内创立的公司却走的是LPE技术路线。

水平炉与垂直炉各有优缺点，水平炉在厚度均匀性、掺杂均匀性方面较垂直炉更具优势，但其生产效率和particle瑕疵密度方面有明显劣势。

首先聊一聊生产效率的差异。外延过程大致是这样的：送片→升温→外延层生长→降温→取片，然后重复下一个生产周期。水平炉和垂直炉构型设计的差异，垂直炉有取片缓冲区，而水平炉没有取片缓冲区，这种差异导致二者升温、降温时间不同。水平炉取片温度为300℃，即送片后要将炉温从300℃升至1650℃，用时近50分钟，取片时要将炉温从1650℃降至300℃，用时也在50分钟左右。垂直炉因设有取片缓冲区，取片后可在缓冲区降温，因此其取、送片温度是900℃，非首炉情况下送片后将炉温从900℃升至1650℃，用时近23分钟，取片时要将炉温从1650摄氏度降至900℃，用时在23分钟左右。而二者外延时间一样，即1um/min，1um差不多对应100v电压，因此1200v器件所需外延层厚度在12um，用时在10-12min。据此计算水平炉单炉时间在115min左右，垂直炉单炉时间在60min左右。

然后再聊一聊particle瑕疵密度的差异。SiC外延层的生长是通过tcs+乙烯或者硅烷+乙烷在衬底表面发生反应生成SiC，那么整个腔体都充满了反应气体，为什么气体只在衬底表面发生反应而不在反应腔其他部位发生反应？通过温度梯度控制和气体混合均匀度的控制！化学反应的发生需要一定的反应条件，包括温度、浓度、压强等。理论上只要让衬底表面环境达到反应条件，控制反应腔其他部位不达到反应条件即可。但在现实当中，反应腔上壁一定会或多或少的生成SiC颗粒，当颗粒达到一定质量便会坠落在衬底表面形成外延片的particle瑕疵。水平炉反应腔内衬底托盘距离反应腔上壁距离大概是20cm，而垂直炉的这个距离大概是50cm，由此可见水平炉反应腔上壁所处的环境与衬底处的环境更为接近，而垂直炉反应腔上壁所处环境与衬底处的环境相对差异较大，因此水平炉上壁生成瑕疵的速度较垂直炉更快。这意味着，如果二者清理频率保持一致，水平炉生产的外延片particle瑕疵会多于垂直炉，如果控制水平炉生产的外延片particle瑕疵密度与垂直炉保持一致，那么就要牺牲效率提高水平炉的清理频率。在实操当中，水平炉是通过提高清理频率来控制particle瑕疵密度的，需要说明的是，所谓的清理并不是外延炉等待反应腔清理完成之后才开工，而是将反应腔取出后换成备用反应腔继续工作，清理好的反应腔待下次清理时置换下需清理的反应腔。根据外延厂的量产经验，水平炉平均每50炉便需要清理一次，而垂直炉则是每150炉需要清理一次。清理频率关系到生产的经济性，这不仅仅说的是效率，还包括每次清理完成后，需要花费3-5炉才能将外延炉调整至最佳工作状态，这意味着每次清理会有3-5炉低品质外延片，而低品质外延片通常以合格外延片的5-6折销售给下游Foundry用以调试产线。

笔者认为，未来垂直炉会凭借其效率优势、品质优势将水平炉完全替代。这一判断我们可以参考GaN外延炉在国内的发展历程：2012年以前，中国LED GaN外延炉市场有70%的市场份额被Aixtron的水平式外延炉占据；2012年左右，LED市场大幅增长，Veeco垂直式GaN外延炉开始逐步抢占Aixtron的市场；2012年，中微半导体首台GaN外延炉（垂直式）对外销售，开始进入MOCVD领域竞争；2016年前后，中微半导体因垂直式GaN外延炉知识产权被Veeco起诉；2018年，中微半导体与Veeco达成和解，Veeco在MOCVD领域退出中国市场；目前，中微公司占据我国GaN外延炉90%以上的市场份额，且均为垂直式外延炉。GaN外延炉在国内的发展基本可以概括为：水平→垂直、国外→国内、单片式→多片式、小尺寸→大尺寸。SiC外延炉的发展也应该是这个规律。

既然垂直炉未来会替代水平炉，那么为什么现在外延厂商还纷纷采购水平炉呢？主要有以下几个原因：①目前已经量产垂直炉的企业只有日本的Nuflare和国内的芯三代，Nuflare未来5年的产能已经被Wolfspeed和II-VI包了，芯三代目前正处于放量初期阶段。②外延环节毛利虽有波动，但始终处于相对较高水平，外延炉的投资回收期较短，在1-1.5年，显然垂直炉对水平炉的替代周期要远长于这一数字。③SiC器件电压越高，对衬底、外延的品质要求就越高，而当前SiC Foundry的主流产品均在1200v以下，因此垂直炉particle瑕疵密度较低的优势还不是特别突出。④国内Foundry厂主流产品是二极管而不是MOSFET，二极管对外延片品质的要求远低于MOSFET。同时，二极管的面积远小于MOSFET，因此同一张外延片，制备成二极管的良率要比制备成MOSFET的良率高。

外延炉的市场规模是很多投资人不投此领域的主要原因。水平炉单腔产能300pcs/mth，垂直炉单腔产能600pcs/mth，2022年我国汽车产量为2702.1万辆，假设2022年我国新能源汽车的渗透率为100%，SiC在新能源汽车中的渗透率为100%，每辆新能源汽车用1片SiC晶圆，则需要约1877台双腔垂直式外延炉，以2500万元/台价格测算，市场规模约470亿元。而事实上，2022年新能源汽车的产量为705.8万辆，渗透率仅为26%。同时根据2022年搭载了SiC器件的特斯拉Model Y、Model 3、比亚迪汉EV、起亚EV6、现代IONIQ 5和蔚来ET7的销量测算，SiC在新能源汽车中的渗透率不到20%。每辆汽车目前使用约0.5片SiC晶圆。据此计算，对双腔垂直式外延炉的需求则降低为50台，对应市场规模12.5亿元。考虑新能源汽车渗透率提升、SiC渗透率提升，以及SiC在光伏、电力电网等领域的应用，行业内普遍认为对双腔垂直式外延炉的需求量在200-300台。还有一点容易被忽视——SiC是一个全球市场。在全球SiC供不应求的背景下，国内外延厂目前只能采购到国内厂商的SiC衬底，而诸如瀚天天成、南京百识等外延厂的产品几乎都是销售给国外Foundry，很难判断未来国内外产业链上各个环节将会如何分工。

Foundry

国内SiC Foundry目前实现量产的产品主要有二极管和非主驱逆变MOS，二极管主要是650v、900v和1200v的产品，1700v的二极管很少，3300v的就更不用提了，电压越高技术难度就越高，因此能做出来的Foundry就越少，所以我们看到的是650v、900v二极管的毛利水平几乎是负的，如果不考虑固定资产的折摊也只是15%-25%的毛利水平，1200v及以上的二极管是赚钱的。非主驱逆变MOS包括OBC用的MOS以及光伏领域用的MOS，毛利普遍是正的，毕竟国内真正量产MOS的Foundry屈指可数。

大家都知道SiC功率器件制造工艺与Si基功率器件制造工艺差异不是很大。但是SiC功率器件的良率却远低于Si基功率器件，这里主要有以下几个原因：①与衬底、外延的质量有关；②SiC的掺杂只能通过离子注入机注入高能粒子，这个过程会破坏晶格结构，因此需要高温退火进行恢复，但是SiC的退火温度在1600℃左右，这么高的温度既要保证晶圆上的器件结构不被破坏，还要达到高的离子激活率和准确的P型区域是非常难的；③MOSFET是通过是否给栅极加电压实现对源极和漏极是否导通的控制，那么栅氧层的质量就尤为关键，栅极氧化层出现缺陷会影响沟道迁移率导致MOSFET阈值漂移，进而导致漏电增加。本征的4H-SiC迁移率约为1000cm2/Vs，但目前商用的SiC MOS迁移率要远低于1000cm2/Vs，在小几百的水平，这是SiC材料特质导致的。Si基MOSFET只要高温通O₂就可以制作出SiO₂作为栅极氧化层，而SiC基MOSFET在此过程中会有C原子的析出，多出来的C原子影响了栅氧层的可靠性，因此栅氧这一工艺环节是SiC MOSFET良率问题最大的卡点。

整个SiC行业都在讲新能源汽车的故事，这意味着主驱MOSFET才是这个行业的焦点，所有的投资逻辑都是由如何制造出既便宜又可靠的MOSFET衍生出来的。一家Foundry是否能以一定良率水平造出MOS才是关键，而一家能以较高良率生产出二极管的Foundry并不意味着能以较高良率生产出MOS（主驱/非主驱），但有意思的是，同样都只能生产出二极管的Foundry估值的差异却是巨大的。一家能以较高良率生产出非主驱MOS的Foundry是否能以较高良率生产出主驱MOS尚不得知，但可能性还是比较大的。

即使主驱MOS良率达到了国外的水平，Foundry这个环节的扩产可能也不会很快，高能离子注入机应该是Foundry环节最核心的设备，目前创业型SiC Foundry普遍只有1台，非创业型SiC Foundry最多也不超过3台，全部加起来也不到30台，扩产的速度将会严重依赖高能离子注入机的供应。

SiC相关设备

SiC衬底环节涉及的设备是PVT长晶炉、切片设备、研磨设备等，PVT长晶炉技术难度不大，北方华创、晶盛机电等半导体装备厂商已经大批量生产，甚至一些衬底厂商自研然后委外生产，切片设备、研磨设备与Si基差异也不是很大。SiC外延环节涉及的设备是外延炉，虽然市场规模较小，但是能够有10-20台的出货量就足以支撑上市。Foundry环节涉及的设备都是Si基成熟的设备。

在看半导体设备投资机会的过程中，经常会碰到国外设备供给紧俏的情况，很多人就会问为什么国外的公司不扩产呢？他们为什么有钱不赚？难道是傻吗？显然不是！背后是两个原因的叠加：①半导体是一个周期行业；②有很多设备，诸如涂胶显影设备、贴片设备等都是日本在半导体产业链中的优势环节，有很多半导体的上游核心零部件诸如各类真空泵、MFC以及一些关键材料都是由日本供应。而日本用工制度是终身雇佣制，因此不会在行业上行周期盲目招人扩产。

SiC器件模组

SiC器件模组环节谈不上任何技术壁垒，没有技术壁垒并不意味没有投资价值，SiC器件模组厂商的关键在于商务关系，体现为两点：①能否以合理的价格拿到SiC器件，尤其是车规级器件；②能否搞定下游主机厂拿到订单。

GaN与SiC应用场景的差异

在任何一篇关于第三代半导体的研报中都可以看到二者材料物理特性参数的对比，在此不一一罗列。但我们知道热导率SiC>GaN、电子迁移率GaN>SiC、功率密度GaN>SiC、制造成本SiC>GaN。热导率高意味着散热能力更强，亦即在高温环境有更好的表现。电子迁移率高意味着开关速度更快，亦即在高频场景下应用更具优势。功率密度高意味着器件小型化能力更高，对体积敏感的场景更有优势。制造成本的差异无需过多解释。综合以上因素，GaN更多被应用在消费电子如快充场景，而SiC更多被应用在新能源、电力等场景。虽然都是功率场景，但二者提高功率所凭借的物理特性却不同。课本上对功率的定义是：物体在单位时间内做功的多少。由此可见，功率是描述做功快慢的物理量。通过一个例子来说明二者的区别：从A点向B点搬砖，要想单位时间内做功多，有三种途径，第一个途径是每次往返尽可能多的搬一些砖，即提高承载力。第二个途径是缩短A点B点之间的往返时间，即提高频率。第三个途径是两者的结合。在功率场景下，虽然GaN和SiC都是第三个途径，但哪个因素比重更高确是有差异的，便于突出差异，姑且可以认为SiC提高功率更多是通过第一种方式，而GaN提高功率更多是通过第二种方式。

我国SiC行业的模式与美国的差异

国内外SiC行业模式不同的根本原因是引领者与跟随者身份的不同。SiC行业的发展是由美国Wolfspeed（Cree）所引领的，既然是引领者，其必定要走IDM模式，材料研发、器件设计、器件制造只能全部由自己来做。我国是SiC行业的跟随者，由于国内外都不存在能力覆盖材料研发、器件设计、器件制造的全面人才，同时创业公司没有财力覆盖材料研发、器件设计和器件制造，所以国内大部分创业者纷纷从自己熟悉的环节开始创业，这就导致一级市场看到的公司在SiC产业链上是离散的，能够走IDM模式的都是财大气粗的上市公司，但似乎因摊子铺的太大发展的也不及预期。

SiC尚有较大降价空间

SiC发展的底层驱动力是其材料特性致使其器件表现出来的优越电子电气性能，当前阶段是从性价比层面对Si基器件进行替代，未来将会创造出Si基器件所不能胜任的场景。替代是要讲性价比的，笔者开始关注SiC行业时，解决同一高压场景问题所需的SiC器件是Si器件成本的近20倍，随着良率的提升这一数字如今变为了3-5倍。那么SiC的降本空间还有多大？不妨看一下国外的良率数据：衬底*外延良率70%-80%，器件（主驱）良率40%-50%，器件（OBC）良率80%，主驱综合良率在28%-40%，OBC综合良率在56%-64%。国内的良率数据：衬底良率50%，外延良率95%，器件（主驱）良率20%-30%，器件（OBC）良率60%-70%，主驱综合良率10%-15%，OBC综合良率29%-34%。由此可见，如果SiC工艺优化的物理极限与Si接近，那么SiC良率提升空间还相当大，意味着降本空间也相当大。未来将会创造出Si基器件所不能胜任的场景该如何理解呢？这个世界是向着高电压、大功率方向发展的，而技术能力限制了这一发展，SiC技术提升了器件的能力，未来很可能会创造出更高电压、更大功率的应用场景。