功率器件封装结构热设计大全

摘要

半导体技术的进步使得芯片的尺寸得以不断缩小，倒 逼着封装技术的发展和进步，也由此产生了各种各样的封装 形式。当前功率器件的设计和发展具有低电感、高散热和高 绝缘能力的属性特征，器件封装上呈现出模块化、多功能化 和体积紧凑化的发展趋势。为实现封装器件低电感设计，器 件封装结构更加紧凑，而芯片电压等级和封装模块的功率密 度持续提高，给封装绝缘和器件散热带来挑战。在有限的封 装空间内，如何把芯片的耗散热及时高效的释放到外界环境 中以降低芯片结温及器件内部各封装材料的工作温度，已成 为当前功率器件封装设计阶段需要考虑的重要问题之一。本 文聚焦于功率器件封装结构的散热方面，针对功率半导体器 件在散热路径方面的结构设计进行归纳总结。通过对国内外 功率器件封装结构设计的综述，梳理了功率器件封装结构设 计过程中在散热方面的考虑及封装散热特点，并根据功率器 件散热特点对功率器件封装结构类型进行了分类。最后，基 于降低封装结构散热热阻、提高器件散热能力的目的，从高 导热封装材料和连接工艺、芯片面接触连接、增加散热路径 以及缩短散热路程四个方面对功率器件封装结构设计在散 热方面未来的发展趋势进行了展望。

0 引言

半导体技术的进步极大地促进了电力电子器件的发展和应用。过去几十年里，在摩尔定律的 “魔咒”下，半导体芯片尺寸不断减小，使得在同 样的空间体积内可以集成更多的芯片，实现更多的功能和更强大的处理能力，为进一步提高功率密度 提供了可能。另一方面，芯片尺寸的缩小也增加了 芯片散热热阻，降低了热容，使得芯片结温升高， 结温波动更加明显，影响功率模块的可靠性。功 率半导体作为电力电子系统的核心组成部分，已经 广泛应用到生活、交通、电力、工业控制、航空航 天、舰船等领域。功率器件正呈现出高频、高压、 高功率以及高温的发展特点。同时这些特征也 对功率器件封装提出了巨大挑战，需要考虑到封装 结构、封装材料和封装工艺的可行性和适配性，这 些涉及到器件的封装电感、芯片散热和电气绝缘等问题，倘若这些不能够很好的得到解决，就会对器 件的热学、电学、机械性能和可靠性产生极大的影 响，甚至导致器件的失效。

尤其是在目前功率器件高电压、大电流和封装 体积紧凑化的发展背景下，封装器件的散热问题已 变得尤为突出且更具挑战性。芯片产生的热量 会影响载流子迁移率而降低器件性能。此外，高温 也会增加封装不同材料间因热膨胀系数不匹配造 成的热应力，这将会严重降低器件的可靠性及工作寿命。结温过高将导致器件发生灾难性故障及封 装材料因热疲劳和高温加速导致材料退化而造成 的故障问题。因此，在非常有限的封装空间内， 及时高效的把芯片的耗散热排放到外界环境中以 降低芯片结温及器件内部各封装材料的温度，已成 为未来功率器件封装设计过程中需要考虑的重要 课题。加入封装交流群，加VX：tuoke08。伴随着电网规模越来越大，电压等级越来越 高，电力系统朝着更加智能化方向发展，高压、大 功率和高开关速度要求功率器件承担的功能也更 加多样化，工作环境更加恶劣，在此背景下，除芯 片自身需具有较高的处理能力外，器件封装结构已 成为限制器件整体性能的关键。而传统的封装或受 到材料性能的限制或因其自身结构设计不能适应 高压大电流高开关速度应用所带来的高温和高散 热要求。为保证器件在高压高功率工况下的安全稳 定运行，开发结构紧凑、设计简单和高效散热的新 型功率器件，成为未来电力系统用功率器件发展的必然要求。

本文聚焦于功率器件封装结构的散热方面，通过对国内外功率器件封装结构设计进行综述，总结 了功率器件封装结构设计过程中在散热方面的考 虑及其结构散热设计特点，并依据功率器件散热特 点对器件封装结构进行归纳和分类。最后，基于对 功率器件封装结构热设计的梳理总结，从提高器件 封装散热性能的视角，对功率器件封装材料、连接 工艺和封装结构设计方面的发展趋势进行了展望。

1 功率器件封装结构散热设计原则

针对功率器件的封装结构，国内外研究机构和 企业在结构设计方面进行了大量的理论研究和开 发实践，多种结构封装设计理念被国内外研究机构 提出并研究，一些结构设计方案已成功应用在 商用功率器件上。

功率器件自身的属性及其特殊的服役环境决 定了封装器件内部总是受到电场、热以及应力等多 种场效应相互耦合的综合作用。功率器件的结 构设计，应首先要满足电气绝缘要求，在此基础上 兼顾结构设计对封装散热、芯片及封装各部件间受 力等其他方面的影响。从器件散热的角度，封装结 构设计应当遵循散热路径低热阻、尽可能多散热路 径和传热路径上的接触面积尽可能大的原则。这就 要求在设计之初，就应考虑到封装材料的选择、散 热路径的设计、散热路径上各部件接触界面的面积 等。但这些不可避免的增加了封装设计和工艺实现 的难度，一种功率器件的封装实践往往是考虑多种 因素的折中。从目前国内外对于功率器件的研究 和开发现状来看，具备耐高温、多散热路径和大面积连接的封装特征是未来功率器件封 装的发展趋势，也是满足未来高压、大功率器件工 作性能要求的必然选择。

2 封装结构散热类型

以传统半导体 Si 芯片和单面散热封装为代表 的常规封装器件获得了良好的发展和应用，技术上 发展相对比较成熟。但随着对更高电压等级更高 功率密度需求的不断增长，传统应用于 Si 器件的封 装技术已不能够满足现有发展和应用的要， 目前传统 Si 基芯片的最高结温不超过 175℃，温 度循环的范围最大不超过 200℃。相比 Si 器件， SiC 器件在导通损耗、开关频率和具有高温运行 能力方面具有明显的优势，最高理论工作结温 更是高达 600℃。若采用现有 Si 基封装技术，那 么以 SiC 为代表的宽禁带半导体将无法充分发挥其 高温运行的能力。SiC 宽禁带半导体功率器件更高 的开关频率，可以降低无源器件的重量，占用的封 装体积也更小，因此可以提高功率器件的功率密 度，同时 SiC 器件具有更高的热导率，可以更高效的把芯片耗散热排出。然而，SiC 器件越来越 高的电压等级和开关速度也给器件封装带来巨大 的挑战。目前现有封装技术的不适配是摆在高压 SiC 器件应用面前的一道屏障。SiC 芯片尺寸小， 厚度更薄，而电压等级提高，需要特别关注封装中 涉及芯片、基板以及输出端子等薄弱点的电气绝缘 问题，如 10 kV SiC MOSFET 的芯片厚度仅有 100 μm，平均电场强度达到 100 kV/mm，而对于 1.7 kV 的 Si IGBT，芯片厚度为 210 μm，而平均电场 强度只有 8.1 kV/mm。高电压等级的 SiC 器件电 场强度达到 Si 器件的 10 倍以上。因此，针对高压 功率器件的封装需要特殊的设计以满足高压绝缘 的要求，如需要开发在高电场环境下仍具有高电压 绝缘强度和稳定性的绝缘灌封材料，以隔离水汽、 污染物等外界环境。另外，针对灌封过程存在气 泡的问题，现有灌封工艺还需要进一步完善。

SiC 功率器件可以承受更高的工作结温，降低 对外部冷却器件的要求，缩小封装器件的体积，使 得封装器件更加轻质高效。然而，缺乏适合的高温 封装技术体系成为限制 SiC 器件充分发挥其潜力的 最大因素，特别是对于高压大电流应用需求的系 统。对于传统硅基功率器件，单热管理部分就占到 整个器件封装系统成本的三分之一以上。但随着 SiC 技术的进步，SiC 器件的高温运行能力所带来 的优势足以弥补现阶段 SiC 的成本问题。目前商用 的 SiC 肖特基二极管受限于传统塑料封装形式，其 额定工作结温上限仅能达到 175℃。现有 SiC 器 件的封装仍主要采用焊接封装，考虑到芯片绝缘 和隔离外界环境的目的，封装模块内部灌封有完全 覆盖芯片表面的热导率较低的硅凝胶，硅凝胶上层 为空气，该封装形式也使得这种从上向下的热传导 成为芯片产生热量的几乎唯一的散热通道。为了充 分利用 SiC 器件高结温的优势，发挥 SiC 器件的潜 力[，开发新的便于芯片散热的封装结构，为芯片 封装提供高效的散热路径，达到降低芯片结温，提 升器件整体性能的目的，非常有必要改进现有的传 统功率器件封装技术，开发新型功率器件封装结 构。由此，通过增加封装器件的散热路径来提高器 件散热能力的方法也就很自然的被提出。

基于高压大功率器件封装结构散热方面的考 虑，除了在封装结构设计过程中，采用高热导率耐 高温封装材料和高温焊料，以及时有效的将芯片的 热量传递给其他层封装材料之外，还需要有尽可能 多的散热路径，如将芯片上表面的键合线取消，利 用芯片上表面的散热通路等。近年来，取消键合线 的功率器件封装设计研究与实践也频频见于各种 文献资料。这也代表着器件封装的 发展趋势。同时需要指出的是，取消键合线封装不 仅仅对于芯片封装散热友好，对于封装的可靠性也 具有优势。开发体积紧凑、结构设计简单且具有 高效散热能力的封装结构成为未来功率半导体器 件封装性能提升的关键。

通过对现有功率器件封装方面文献的总结，从 器件封装结构散热路径的角度可以将功率器件分 为单面散热器件、双面散热器件和多面散热器件。

2.1 封装结构单面散热

2.1.1 键合线类单面散热

键合线连接封装技术发展较为成熟，在功率器 件封装中具有较长的应用历史。键合线类连接封装 既包含采用铝线、铜线、铝带、铜带等金属导线或 者金属带进行芯片与陶瓷基板以及芯片功率电极 与输出端子连接的封装，也包括不采用金属线或者 金属带连接，而与前者在芯片连接上采用相同原理 进行芯片功率电极的连接和引出，实现相同功能的封装形式。

如图 1(a)和图 1(b)所示分别为 Cree 与 Powerex 公司基于 Powerex 公司的同等电压电流等级的硅基 IGBT 模块合作开发的 1200 V/100 A SiC 键合线连 接封装模块，图(a)半桥单个开关采用 5 个 25 A 的 SiC MOSFET 芯片和 3 个 50 A 的 SiC JBS 二极管芯 片并联封装，达到 100 A 的电流等级。图(b)在单个 开关侧采用 2 个 80 A SiC MOSFET 芯片和 2 个 50 A SiC JBS 二极管芯片并联封装，达到 100 A 的电流 等级。两个版本的模块采用相同的底板、终端和 外壳设计。两种版本中，SiC MOSFET 芯片电流等 级升高，芯片尺寸变大，虽然两个版本中采用的二 极管电流等级相同，但二极管芯片的尺寸不一样。为了提高模块散热性能，两种模块均使用氮化铝陶 瓷 DBC 基板，比氧化铝陶瓷 DBC 基板的导热系数 有明显提高(AlN 的导热系数为 210 W/(m·K)，Al2O3 的导热系数为 20 W/(m·K))。与(a)版设计相比，(b) 版模块简化了芯片和键合线布局，降低了封装寄生 电阻、电感和导通损耗。SiC 的导热性能比硅高得 多(SiC 的热导率为 3.7 W/(cm·K)，而硅的热导率为 1.3 W/(cm·K))，其导热性能取决于 SiC 芯片的面积， 由于 SiC 的比导通电阻较低，SiC 的芯片面积通常较小，因此，相比相同封装设计的硅 IGBT 模块， 热阻抗降低 37%，散热性能得到明显改善。

图 2(a)所示为键合线连接的 10 kV/120 A 半桥 模块，该模块有上下两个开关，每个开关有 12 个 SiC MOSFET 芯片和 6 个 SiC JBS 二极管芯片，总 电流为 120 A[16, 56]。图 2(b)所示为在 12 kV/10 A SiC IGBT 两端反并联两个串联的 10 kV/10 A SiC JBS 二极管模块。从封装结构上看，图 2(a)、图 2(b)与 图 1 中器件没有实质不同，均为芯片背面通过焊料 焊接在 DBC 基板上，DBC 基板连接到金属底板， 芯片正面电极采用键合线连接，并在芯片正面灌封 密封剂对芯片和键合线进行保护。图 2(c)采用了热 循环能力更好的表面镀银直接键合铝(DBA)陶瓷基 板，陶瓷采用高导热 AlN。两个 DBA 基板堆叠有 效降低了陶瓷、灌封剂和金属铝三结合点处的峰值 电场。采用具有低孔隙率、高热导率且烧结后具有 高熔点的大面积烧结银工艺将两个 DBA 基板连接 在一起。通过纳米银膏将芯片烧结到基板上，芯片 正面电极采用铝键合线连接。最后将 NuSil R-2188 灌封到芯片表面，隔离水分和辐射等环境因素，提 高芯片表面的电气绝缘。双 DBA 堆叠的电气绝缘 和峰值电场得到保障，同时可以对堆叠基板的下底 面直接进行冷却，从而取消底板。尽管基板堆叠 会一定程度上增加芯片的散热热阻，但基板底部直 接冷却和取消厚度较大的底板所带来的热阻改善 弥补了基板堆叠导致的热阻增加，芯片结温仍明显 降低。在单个 MOSFET 芯片功率损失为 200 W 且 换热系数为 5000 W/(m2·K)的条件下，稳态热仿真 结果表明，两个 1 mm 厚 AlN 陶瓷 DBA 基板堆叠， 芯片结温峰值降低 34℃，降幅将近 15%，表明双基 板堆叠相对单个基板封装在热性能方面的提升。

类似于双基板堆叠，三导体双陶瓷层基板封装 (图 3) [58]具有三个金属层和两个陶瓷层。采用 Sn-Au 高温焊料将基板连接到带有翅片的铜底板上，芯片 焊盘和基板采用铝键合线连接。将硅凝胶灌入外壳 封装并固化。该基板可以从根本上有效降低回路电 感，最大问题是附加陶瓷层(SiN)增加了散热热阻。但研究结果表明，该附加陶瓷层也仅使芯片结温升 高了 2℃，影响几乎可以忽略。采用相同原理和结构封装的器件还有很多 。图 4 所示为采用金属带进行芯片连接的封装。金属带连接增大了键合线的载流能力。图 5 所示为将芯片嵌入到焊接在 DBC 上的 PCB 板中， 通过键合线将芯片电极连接到 PCB 板上。通过优化 电流回路、驱动位置和栅极连接可以最小化寄生电感。上述器件在具体封装结构方面略有差异，但 所采用的封装原理与传统键合线连接封装相同，这 种封装形式决定了其单面散热的封装热特性，使得 封装器件内部产生的热量几乎只能从芯片一侧的 基板和底板传递，形成了单一的散热路径。

2.1.2 无键合线单面散热

取消键合线有助于改善器件封装寄生电感和 封装可靠性。图 6 所示的超紧凑高可靠性 SiC MOSFET 模块，取消键合线和底板，将芯片直接焊 接到基板上，采用铜针取代铝键合线，同时在高导 热 SiN 陶瓷上设计了类似于热扩散器的更厚铜块， 具有更好的传热效果。相比 Al2O3 陶瓷基板的键合 线结构，采用 Al2O3 陶瓷的厚铜块封装模块结壳热 阻降低 37%，采用 SiN 陶瓷的厚铜块封装模块结壳 热阻降低 55%。同时该封装采用新型环氧树脂和 银烧结技术，具有高达 200℃的高温运行能力。通 过 PCB 板和 DBC 上铜层的层叠电流路径可抵消掉 部分内部电感。从封装结构上看，虽然取消了 键合线，但芯片的连接方式没有改变，芯片通过铜针连接到 PCB 板，采用环氧树脂进行整体密封，这 也使得器件无法通过 PCB 板散热，只能通过基板侧 进行散热。

图 7 所示为被称作 PowerStep 的无键合线互连 功率器件封装，适用于 600~1700 V 的器件封装。采用大面积薄金属板与芯片电极连接，金属板上刻 有与芯片焊盘形状和尺寸相匹配的特征图案。取消 键合线使封装外形更薄，可有效降低电感。同时， 省略了底板，降低了重量、体积、成本和封装的复 杂性。相比一次只能焊接一个点位的键合线连接， 金属板可通过焊料、烧结膏或其他连接材料一次性 连接到芯片焊盘上。通过改变导通路径上的几何形 状，增大接触面积，有效降低了高压下导电路径的 寄生电感和电阻。该薄板可采用具有良好导电和导 热性能的金属铜等制成，大的接触面积也有利于芯 片热量的传导，提高散热能力。考虑到接触界面热 膨胀系数的匹配性，可采用 CuMo 或 CuW 合金代 替铜。金属板连接比相同电流下的键合线连接具有 更低的焦耳热。表 1 给出了采用 6 根 300 μm 铝线 键合封装和采用 PowerStep 封装的模块热性能对 比，同样 100 W 的芯片耗散热，PowerStep 封装模 块结壳热阻降低 10%。采用铝键合线封装，通入 25 A 电流产生的焦耳热使铝线产生了 6℃的温升；而 采用 PowerStep 封装，通入电流是铝线键合的 4 倍， 而产生的焦耳热温升仅是前者的三分之一，充分表 明 PowerStep 封装在降低热耗散方面更具优势。

基于面互连原理，图 8(a)所示的 SKiN 芯片连 接采用扩散银颗粒烧结取代传统键合线封装中的 焊料连接，芯片烧结到 DBC 基板上，采用两层柔 性板上的可烧结铜箔连接芯片上表面和基板，柔性 板的下金属层成为功率侧，承载高功率负载电流， 根据材料(铝或者铜)以及所需的电流，该金属层的 厚度在 100 μm 范围内最合适。柔性板的上下金属 层彼此绝缘，上金属层为逻辑侧，只需相对较薄的 厚度(30 μm)，主要承载栅极、辅助和感应信号。柔性板上开有通孔，可以将芯片的栅极信号引出到 柔性板的逻辑侧。不同于键合线的点互连，该柔性 铜箔与芯片电极之间可以达到 85%的接触，而传统 键合线与芯片间的接触仅有 21%，增大接触面积和 金属层厚度可以改善传热，并且可大大提高器件的 功率循环能力。

基于双基板堆叠和面互连，采用上下双基板堆 叠的无键合线平面互连封装如图 9 和图 10 所示。该封装采用 Wolfspeed 第三代 10 kV SiC MOSFET 芯片构建。芯片焊接在下堆叠基板上，芯 片正面电极采用金属 Mo 柱连接，Mo 柱上方连接 带有通孔的上堆叠基板。在上堆叠基板的上表面， 采用高密度弹簧销端子，将芯片电极连接到 PCB 母线。Mo 柱互连取代键合线连接，提高了机械可 靠性，降低了封装杂散电感和电阻。该封装在芯片 的两侧均采用平面连接，少部分热量可通过芯片上 表面传递给上部堆叠基板，但由于上基板上表面为 弹簧端子连接，不利于热量传递，芯片耗散热主要 从下堆叠基板散热，使该封装仅具有单一散热通 路。通过在下堆叠基板底部集成定制的直接射流喷 射冷却器，模块结到环境热阻达到 0.38 ℃/W。

从单面散热器件封装结构来看，键合线连接类 器件封装各层从上至下主要由顶盖、外壳、空气层、 灌封剂、键合线(金属带)、芯片、芯片焊料、DBC(DBA)基板、基板焊料和底板组成。键合线连 接技术较为成熟、成本低且操作上具有灵活性，被 广泛用于芯片电极与功率端子的连接。但键合线 连接需要在基板上预留出额外的键合面积用于电 流传输，因此降低了功率密度。基板与键合线形成 的电流回路也会产生较大的寄生电感、电阻以及更 高的开关噪音和功率损耗，加剧芯片温升。此外， 键合线与半导体器件间存在材料热膨胀系数的不 匹配，使得线键合处往往成为易失效位点，甚至 出现裂纹或者松动，导致接触不良，使键合点处的 接触热阻增大，温度升高，加速该点的失效。无键 合线单面散热器件芯片与基板的连接与键合线连 接器件相同。无键合线面互连封装降低了封装寄生 电感和电阻，大的接触面积增强了传热。上述封装 结构只能通过由芯片底部的陶瓷基板和底板构成 的唯一路径进行散热。目前键合线连接的硅 基器件单面散热封装结构已接近其散热极限，硅芯 片的工作结温也接近其承受上限，严重影响了器件 的性能，更限制了具有更高温度运行能力的 SiC 器 件的性能。从散热的角度看，功率器件产生的热量 只能通过底面传递，限制了其散热性能。在目前封 装材料性能和封装工艺暂时无法取得较大改善的 情况下，通过创新结构布局和设计，优化散热路径， 是解决功率器件封装散热的有效方案。

2.2 封装结构双面散热

随着器件功率密度的不断提高，器件封装的热 管理变得愈加关键。基于上述总结与分析，优化器 件封装散热路径是解决高压大电流高功率密度条 件下功率器件散热、降低芯片结温的有效方案。键 合线连接器件无法将芯片上表面作为散热通路，采 用无键合线封装，充分利用芯片上表面进行散热， 热量从芯片上下表面两个路径传递，可增强器件的 散热能力，降低芯片结温，提高器件的热性能。

2.2.1 单基板双面散热

（1）上 LTCC 基板 press-pack 封装双面散热

为利用芯片上表面散热，研究人员提出了图 11 所示的 press-pack 封装方法，该方法利用压力接 触取代键合线和焊料，可降低杂散电感且具有更高 的可靠性。该封装使器件具有双面散热的能力。现 有 press-pack 封装包括直接压力接触和弹性接触两 种方式，但都需要大的芯片面积且需要对芯片上层 金属化进行特殊设计。SiC 芯片面积比硅芯片小， 芯片表面常采用铝进行金属化。为实现压力接触， 采用被称作“Fuzz buttons”的柔性微型压针插入 到薄的插接体中，以产生均匀的压力分布，并使引 入的寄生电感最小。该 press-pack 夹在两个液冷微 通道散热器之间，SiC 芯片连接在金属钼底板上。带有“Fuzz buttons”微型柔性压针的压力接触插 接体将 SiC 芯片的源极和栅极连接到上部基板。该 多层结构的上基板将芯片的源极和上部铜板连接， 并为栅极驱动器提供栅极和开尔文源极端子。微通 道散热器采用低温共烧陶瓷(LTCC)制成，由于 press-pack 封装没有内部绝缘，热沉的引入增大了 回路的寄生电感，上下两侧的微通道散热器设计可 提供足够的散热能力，同时外形上厚度较薄可降低 功率回路的电感。微通道散热器的电气回路和冷却 回路分离，可以使用非介电流体进行冷却。虽然 LTCC 的导热性不如金属和 AlN 陶瓷好，但仿真结 果表明，在总热耗散为 60 W，采用 LTCC 微通道热 沉水冷散热时，SiC 芯片最大结温仅为 85℃，并联 芯片间的最大结温差小于 0.9℃，并联芯片的结温 分布比较均匀。结到热沉热阻为 0.2 ℃/W，热沉最 高温度为 73℃，热沉到冷却剂的热阻为 0.8 ℃/W。

（2）下 DBC 芯片嵌入双面散热

为追求更加优异的散热性能，研究人员提出了 嵌入式功率芯片封装的双面液体冷却方案。该嵌 入式封装由扁平陶瓷框架、嵌入式芯片、介电夹层 和沉积金属化层互连组成[84]。将芯片嵌入到具有开 槽的陶瓷框架中，并在固化炉中用粘性聚合物将芯 片四周进行粘接并固化，形成的平坦表面为平面加 工提供了平台。使用聚合物丝网印刷方法在其上涂 上介电夹层。通过通孔与芯片的铝金属焊盘相对 应，然后在其上沉积金属层，进行图案化，引出芯 片正面的功率电极。芯片背面可通过焊层与 DBC 基板连接。芯片封装上下两个外表面均为平面，可 在两侧分别连接热沉进行冷却(图 12)。研究表明， 器件功率损失在 5~300 W 范围内时，与键合线连接 的单面液冷相比，嵌入式封装双面液冷热阻可降低 45%~60%。且随着冷却流体流速的增加，散热效果 更加明显。因此，使用嵌入式功率芯片封装的双 面液体对流散热是改善功率半导体器件散热的可 行且有效方案。

（3）下 DBC 芯片倒装铜夹连接双面散热

与常规芯片封装相反，将芯片正面连接在 DBC 上，芯片背面通过铜夹引出，即可实现芯片的倒装 封装，实现芯片两个表面散热(图 13) 。采用烧结 银工艺将芯片倒装烧结到 DBC 基板上，芯片背面 采用铜夹连接，铜夹上连接散热器，形成芯片上表 面的热通路。采用聚合物热界面材料在模块的上下 表面连接两个陶瓷散热器，进行双面散热。由于芯 片倒装键合面积仅占芯片面积的很小一部分，接触 面积较小成为限制该封装散热性能的关键。该封装 中倒装芯片键合层和铜夹连接层对模块热性能的 影响比连接散热器的热界面材料的影响更加显著。增大倒装芯片的键合面积有助于降低倒装芯片键 合层的热阻，有利于降低芯片结温。研究表明，通 过增大芯片电极金属化面积，如将芯片电极面积占 比从 22%提高到 88%，采用倒装键合，芯片结温可 降低 20-30℃。建议可以通过采用扩大芯片电极金 属化面积，增大键合面积的方式来降低热阻。

与上述将芯片连接到 DBC 基板封装不同，在 active metal brazing(AMB)基板中有特殊设计的空 腔，将芯片嵌入到 AMB 空腔里(图 14)，采用定制 的铜夹连接芯片和 AMB 基板，使其与基板上金属 层在同一水平面，即在封装上侧形成平面，可以在 该表面和 AMB 基板的下表面分别连接散热器，实 现双面散热[86-88]。图 15 给出了嵌入到 AMB 基板封装的单面散热、双面散热与传统键合线连接封装单 面散热的热性能对比。结果显示，芯片嵌入 AMB 基板单面散热封装模块相比传统键合线连接单面 散热模块，结壳热阻降幅可达 40%。若在芯片嵌入 AMB 基板采用双面散热封装，模块的结壳热阻可 进一步降低 20%。综上所述，表明芯片嵌入到 AMB 基板封装相对传统键合线封装在降低封装热阻方 面的优势，同时也展现出双面散热的热性能优势。

2.2.2 双基板双面散热

（1）双 DBC 双面散热 由上述双面散热器件的特点发现，要实现双面 散热，需要对芯片的两个表面实现面连接，这样才 能在芯片两侧形成两个平面，实现两个热通路。另 一种实现面连接的方式是在芯片的两侧均采用 DBC 基板连接。通过采用“Planar-bond-all，(PBA)” 的功率模块封装方法可以在芯片的上表面实现大面积键合平面互连。芯片正面朝上/朝下键合在 两个 DBC 之间，两个铜制热沉直接连接在两侧 DBC 的外表面上。封装时将 DBC 基板、芯片、垫 片、键合材料、功率端子等组装在夹具中，然后同 时加热形成键合。双侧平面键合可以使封装的上下 两个表面都成为散热通路(图 16-图 17)。此外，热 沉与 DBC 基板直接连接进一步降低了封装热阻。PBA 封装双面散热比传统键合线连接单面散热热 阻降低 38%，表明 PBA 双面散热封装的优势。双 DBC 封装实现双面散热的研究还有很多(如图 18~图 20)，双面散热得益于芯片封装的 两个表面平台，给连接 DBC 提供了可能，实现了 两个散热路径。表 2 和表 3 对比了双面散热结构与 传统键合线连接单面散热结构的热性能对比，可以 看出双面散热结构具有明显的优势。

针对面连接，由于芯片栅极焊盘尺寸小和栅极 位置，增加了芯片正面连接的难度。研究人员提出 了栅极扩大的方法(图 21)。通过对芯片的栅极焊 盘进行再加工和扩大的再处理方法，增大栅极焊盘的面积，使得面接触更容易实现，进而获得双面散 热路径，使该封装具备双面散热的能力。

类似于上述双 DBC 基板封装双面散热器件， 创新性的横向弹簧针端子和 Mo 柱互连解决了现有 标准化封装在功率密度和热性能方面的不足，提供 芯片顶部和底部的热通路，从而提高散热能力(图 22)[41]。采用烧结银将芯片连接在两个高导热 AlN 陶瓷 DBA 基板之间，通过 Mo 柱将芯片的源极和 栅极连接到上基板，减轻了热机械应力，改善了可 靠性。Cu 柱支撑封装两侧的基板，并为横向弹簧 针端子提供安装表面，横向弹簧针穿过 3D 打印的外壳将模块连接到高压 PCB 母线。外壳和弹簧针端 子之间采用硅胶垫圈密封，防止密封剂泄漏。将器 件安装在两个 PCB 母线之间，可以实现高密度集成 和高度模块化。采用纳米银烧结将 Mo 柱、SiC 芯 片和 Cu 柱连接到基板上。相比合金焊料，烧结银 导热性能优异，有助于降低芯片连接层的热阻。可 在两侧基板表面分别连接热沉进行双面散热。该双 面散热封装模块的结壳热阻仅有 0.17 ℃/W，封装 耗散功率密度超过 200 W/cm2，而同电压等级的 Cree XHV-9 模块的结壳热阻为 0.468 ℃/W，表明该 双面散热封装具有显著的热性能优势。

为进一步优化双面散热封装器件的热性能，提 出了柔性印刷电路板互连的平面封装结构，采用 Cu-Mo-Cu(CMC)复合金属块满足绝缘要求(图 23)。柔性 PCB 板既可以作为芯片上较小特征的 互连，还可以代替传统的母线，缩短功率模块的电 气回路长度减小寄生电感。采用银烧结将芯片和柔 性 PCB 板分别连接到两个 DBC 上，将 CMC 金属 块烧结到每个芯片的表面，随后将两个 DBC 板焊 接在一起并进行真空灌封硅凝胶密封。两侧 DBC 外表面为器件散热提供了双散热通路。

高温环境下 SiC MOSFET 电流容量降低，并联 芯片通常由于并联分支间的寄生不匹配导致电流 不平衡，进而导致芯片温度分布不均，且并联芯片 间热耦合严重，影响器件散热。研究者提出一种交 错平面封装的新型半桥封装结构，该结构基于平面 封装原理，具备双面散热能力(图 24-图 25)。交错 平面封装使任意两个相邻的并联芯片在空间上交 错排列，可以避免芯片间的热耦合，实现更好的热 性能。上下基板分别起到导电、导热、绝缘和 机械支撑的作用。由 CMC 制成的垫片可以传导电 流、传递热量、保证电气绝缘距离，并具有与芯片 和基板相匹配的可调节热膨胀系数(CTE)。交错平 面封装方法通过增加相邻芯片间的距离来减小等 效耦合热阻，拉长热耦合的传热路径，具有均匀且 较小的热耦合效应。这种封装方式利用了 3D 封装 结构灵活性的优势，增大传热距离，但没有增大功 率模块的尺寸。具有低热耦合效应、更均匀的温度 分布和出色的热性能。在相同的耗散热和散热条件 下，与传统芯片布局封装模块最大结温 155.8℃， 封装内部最大温差 12.3℃相比，交错布局封装最大 结温为 135.2℃，封装内部最大温差仅 3.4℃。显然， 交错封装模块的温度分布更加均匀，可有效降低封 装热阻和芯片间的热耦合不均匀程度。

（2）双 MMC 基板双面散热

采用低温银烧结键合(LTB)技术将芯片对称布 置在金属基复合(MMC)基板的中心安装孔四周(图 26)，使模块与热沉间保持良好的电气接触和热接 触。芯片正面的功率电极通过高熔点焊料连接到上 部 MMC 基板，两个基板与芯片两个表面紧紧接触， 芯片的两侧(芯片烧结层-MMC，芯片层焊料-MMC) 均成为散热路径。虽然芯片正面的功率电极取消了 键合线，但栅极仍需采用键合线连接。最后，使用硅橡胶成型，使模块易于集成，同时满足爬电和间 隙距离要求。该封装技术非常适合于需要冷却的高 功耗器件。

2.2.3 无基板双面散热

（1）PCoB 连接双面散热

虽然双基板封装具备双面散热的能力，但基板 与底板连接，引入寄生电感，同时存在基板热阻较 大的问题，为提高器件的电气性能和热性能，研究 人员提出了一种功率芯片连接在总线上(Power Chip on Bus，PCoB)的双面散热封装方法(图 27)， 将芯片连接到 2 个母线状金属基板上，基板通过预 先成型的环氧树脂粘合在一起，金属基板相对于陶 瓷基板具有更优异的导热性能。厚翅片铜既作为热 沉又作为母线。钼垫片用作芯片和底部基板间的热 膨胀缓冲层，以降低因热碰撞系数(CTE)失配引起 的热机械应力。芯片下表面焊接连接，上表面采用 载银硅树脂连接，以进一步降低热机械应力。栅极 端子与聚酰亚胺柔性电路板连接。通过空气实现散 热器与环境间的电气绝缘。芯片两侧的基板表面为 翅片状热沉的连接提供了平台，可使用介电流体(如 空气)进行冷却，该 PCoB 双面风冷模块具有与液冷 等效的散热性能。研究表明，采用该封装的 1200 V/50 A SiC 肖特基二极管在空气流速为 15 CFM 的 条件下测试得到模块结到环境的热阻仅为 0.5 ℃/W。在没有散热措施时，结到环境的热阻也低于 5 ℃/W。而对于类似大小的芯片，采用 25 mil 的AlN陶瓷基板和12 mil的镀镍铜底板封装的传统 功率模块的结壳热阻已达到约 0.4 ℃/W。将该模块 通过导热脂连接在液冷散热板上，结到冷却液体的 热阻为 0.6~1 ℃/W。表明该 PCoB 双面空冷模块具 有与传统液冷模块相当的热性能。

（2）压接封装双面散热

压接器件通过施加一定的机械压力实现芯片 与外部电极的电气互连与热接触。压接器件根据 接触方式不同分为刚性压接和弹性压接两种。刚性压接器件(如图 28)主要以 WESTCODE 和 TOSHIBA 等公司的器