在硅和碳化硅功率MOSFET领域， 我们可以根据它们的栅极结构分成两类:平面结构和沟槽结构。

图1.平面MOSFET（左）和沟槽MOSFET（右）典型结构1

相比较于传统平面型（planar）结构，沟槽（trench）SiC MOSFET能发挥压缩元胞尺寸、消除JFET电阻、提高沟道迁移率等优势，可以降低器件的比导通电阻，具有广泛的应用前景。但当下沟槽SiC MOSFET也存在高界面态、高氧化层电场、低栅氧可靠性等问题，限制了其在商业产品中的使用。

为开发高质量的沟槽SiC MOSFET产品，昕感科技很早便开始先进沟槽型技术的布局，已形成沟槽型SiC MOSFET方案。

目前已公开的先进沟槽型SiC MOSFET结构设计相关专利达到10项，其中9项已实现授权，专利文件中也都包含完整的电学仿真结果证明新结构的性能优越性，并附上完整的制造流程指导方案的实现。授权专利中的结构可以分为四大类，本文将给大家分别介绍其中的关键技术。

1只有栅极沟槽的结构

CN116053316B：混合栅型SiC MOSFET元胞结构、器件及制备方法

该专利提出一种在同一器件中同时使用两种不同深度栅沟槽的方案，宽度较小的深沟槽可以确保低电压下器件的开启，宽度较大的浅沟槽用来提升高电压下的电流能力，从而实现不同工作电压下器件均有较优的输出特性。

CN117174756B：具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法

该专利同时设置栅极沟槽下方的多个浮空屏蔽层以及栅极沟槽旁的多个接地屏蔽层，并配套多个调制结构和电流增强结构，实现比导通电阻、栅电场、短路电流及体二极管反向恢复阶段电流震荡幅度的降低。

2栅极沟槽和源极沟槽同时刻蚀的双沟槽结构

CN114005871B：双沟槽碳化硅MOSFET结构和制造方法

该专利提出使用增加栅沟槽底部介质层厚度的工艺，可以有效降低栅极寄生电容和栅氧化层电场强度，从而在提升器件可靠性和开关速度的同时也不会影响栅对沟道的控制，并进一步结合双沟槽设计加强对沟槽底部拐角处的保护，优化器件综合性能。

CN116072710B：双沟槽型SiC MOSFET元胞结构、器件及制备方法

该专利通过利用漂移层深处的浮空屏蔽环和沟槽下方栅极屏蔽环的互补作用优化对栅沟槽的保护效率，提升了器件优值；同时浮空屏蔽环可以发挥背面空穴注入控制（CIBH）结构的作用，在体二极管关断过程中实现对载流子抽取速度的抑制，提升软度。

3栅极沟槽和源极沟槽分开刻蚀的双沟槽结构

CN114023810B：一种L型基区SiC MOSFET元胞结构、器件及制造方法

该专利提出在传统L型基区器件中增加深度小于栅沟槽的源沟槽以增强栅沟槽下方空间电荷区的横向扩散效应，提升对栅沟槽底部的保护，并设置电流传导层消除输出特性曲线的knee电压以减小器件导通损耗。

CN116581150B：非对称双沟槽SiC MOSFET元胞结构、器件及制备方法

该专利提出的非对称元胞设计可以压缩元胞尺寸，实现器件比导通电阻的降低，同时在沟槽非导通侧缩短源极屏蔽层和栅的间距可以增强屏蔽效果，器件的短路能力、寄生电荷、栅应力均得到显著优化。

CN116581149B：具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法

该专利在栅沟槽下方设置多层相互耦合的结构，保护栅极的同时不恶化器件综合性能，最终在寄生参数、栅氧化层电场强度、短路电流均明显降低的情况下同时实现比导通电阻的小幅度下降。

4具有特殊形状栅极沟槽的结构

CN116598347B：具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法

该专利提出一种截面形状近似为半圆的沟槽设计，实现栅极沟槽上的每一部分都存在一定曲率，从而减小了拐角处电场集中效应的影响，并同步使用与栅形状配套的屏蔽结构、调制结构优化综合性能。

CN117613067B：具有空间调制缓冲结构的SiC MOSFET元胞结构、器件及制备方法

该专利在栅极沟槽的侧壁进行横向刻蚀，制造多个凹进去的部分，这些部分整体上形成沟槽侧壁空间调制缓冲结构。在器件垂直承压方向上，人为制造多个栅氧化层的拐角，每个拐角处都存在电场集中效应，从而可以将栅氧化层中的电场峰值点从一个增加到多个，降低每个点的电场大小并且让整体电场分布更加均匀，优化高压下栅氧化层中的应力从而延长器件使用寿命。

参考文献:

1. B. Jayant Baliga，Fundamentals of Power Semiconductor Devices

来源：昕感科技

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。