全是干货丨详细的半导体工艺可靠性基础知识——工艺可靠性确实是决定半导体芯片性能的 ...

从手机到汽车，从家电到航天，芯片无处不在。你是否想过，这些芯片如何在严苛的环境中稳定运行？又是如何保证十年如一日的可靠性能？答案就藏在工艺可靠性里，工艺可靠性确实是决定芯片性能的关键——它就像一位隐形英雄，默默守护着芯片的每一次运算、每一份数据。

半导体器件制造中的可靠性

1. 可靠性：可靠性是指产品在规定的条件下和规定的时间内，完成规定功能的能力。对于半导体器件而言，这是衡量其质量的关键指标。半导体可靠性包括固有可靠性和使用可靠性，使用可靠性通常是指封装组件在特定使用环境和一定时间内的运行稳定、不出现失效或故障的概率，直接关系到半导体器件的使用寿命和维修率。

2. 可靠性的评估：涉及多个方面，包括器件在不同环境条件（温度、湿度、压力等）下的性能表现，以及随着时间推移其功能的稳定性。

量化可靠性的指标有失效率、平均故障间隔时间（MTBF）等。失效率是指单位时间内失效的器件数与在该时刻正常工作的器件总数之比。MTBF则是可修复产品两次相邻故障之间的平均时间。

新开发的半导体技术节点必须经过严格的工艺和产品可靠性认证，才能向设计人员发布。开发节点的可靠性认证通常与工艺和器件开发的每个阶段同时开始，仅在工艺开发的完整节点完成时结束。换句话说，在开发过程中任何工艺和／或工具的变化都应确认，以满足可靠性要求。

半导体工艺可靠性：前道工艺与后道工艺

半导体制造是一个高度复杂的过程，分为前道工艺（Front-End-of-Line, FEOL）和后道工艺（Back-End-of-Line, BEOL）。这两个阶段共同决定了半导体器件的性能和可靠性。

图１现代CMOS技术（FEOL）的分步工艺流程示意图

图2 采用Cu双大马士革工艺的现代cmos技术（BEOL）的分步工艺流程示意图

在IC技术中，FEOL的５个主要的器件级失效项是热载流子注入（HCI）、栅极氧化层与时间相关的介质击穿（TDDB）、负偏置温度不稳定性（NBTI）、等离子体诱导损伤（PID）和静电放电（ESD）。BEOL中最常见的3种主要互连失效模式是电迁移（EM）、应力迁移（SM）和金属间介质的TDDB。注意，因为FEOL和BEOL工艺都可能导致PID，因此PID越来越受到关注。还有另一种器件级失效模式PID也受到越来越多的关注，因为它同时影响FEOL和BEOL的可靠性。

前道工艺（FEOL）

热载流子注入

热载流子注入（HCI）是短沟道器件中的一种现象，在靠近漏区的沟道中，高电场强度导致碰撞电离，随后向栅极介质注入高能载流子而导致MOS器件的I-V特性退化和参数漂移。

随着CMOS节点不断按比例减小到100nm及以下，HCI退化再次成为一个问题，因为Vｄｄ的按比例减小速度减慢或停止，而栅极长度继续按比例减小到４０nm及以下。此外，对MOS器件施加应力并通过HCI的要求从Vｇｓ≈Vｄｓ／2变为Vｇｓ＝Vｄｓ，这导致了更大的衬底电流和更差的HCI，而MOS器件施加应力并通过HCI的温度也从室温转变为高温。

栅极氧化层完整性和时间相关的介质击穿

随着栅极氧化层物理厚度越来越薄（在65nm节点约为1.2nm，只有少量单层Si-Ｏ键），氧化层越来越容易受到栅极电流泄漏（1.0Ｖ时大约为100Ａ／cm２），缺陷产生的影响，最终导致介质击穿。随着氧化层变薄，栅极氧化层上的电场强度随着每个技术节点的进步而增加，并且在未来的技术中还会进一步增加，这给可靠性评估和控制带来了进一步的挑战。

负偏置温度不稳定性

P沟道金属-氧化物-半导体（PMOS）节点上的负偏置温度不稳定性（NBTI）会导致阈值电压 Vｔ的偏移和反型沟道迁移率的降低。基本的解释是，Si-SiO２界面上界面态钝化所需要的的Si-H键在NBTI应力下会断裂。NBTI在今天变得越来越重要，因为栅极氧化层中的电场强度更高，并且由于更高的功耗，器件在更高的温度下运行。

等离子体诱导损伤

对于现代工艺代的最先进的IC来说，等离子体诱导损伤（PID）是一个严重的可靠性问题。尽管近年来关于PID的出版物已经大大减少，但对于最先进的栅极氧化层，例如，厚度为1.6nm的氧化层，仍然可以检测到PID。一般来说，专门设计的测试结构用于监控制造过程中 PID的严重程度。然而，很难保证通过精心设计测试结构和相应的测量方法，能够正确检测 PID效应。

静电放电

CMOS器件的静电放电（ESD）保护变得越来越具有挑战性，因为随着尺寸的按比例缩小，ESD鲁棒性总体呈下降趋势，包括硅化物的使用、沟道长度和栅极氧化层厚度的减小，使用鳍式场效应晶体管（FinFET）和绝缘体上的硅（SOI）等。

后道工艺（BEOL）

从铝基到铜基互连技术的转变是微／纳电子学持续按比例缩小的一个重要里程碑。集成Cu作为先进超大规模集成电路（ULSI）互连金属化的导体材料的技术优势包括降低电阻－电容（RC）延迟和提高EM电阻等，这些都被业界广泛接受。

Cu的主要问题是它在二氧化硅或聚合物介质中极高的扩散率，以及它的易腐蚀性。因此，提出了一种侧墙阻挡层，通常采用钽、钛或氮化钽的衍生物，可以有效地防止Cu在低于873Ｋ的温度下扩散。所有这些方法都产生了复杂的电迁移、应力迁移和Cu／低ｋ介质击穿行为。

电迁移

电迁移（EM）是导体中金属原子在电流作用下发生迁移，可导致互连中形成空洞，最终导致电路失效。Cu线和通孔的急剧收缩，以及新技术中（超）低ｋ介质材料的使用，加剧了 EM所面临的挑战。通孔越小，导致电路失效的临界空洞尺寸也随之减小。互连失效也对空洞形状和位置变得更加敏感。因此，新技术的工艺变化将导致更广泛的EM失效时间分布，特别是对于没有足够的衬里／通孔冗余的互连，将带来更大的EM挑战。

应力迁移

对于先进的互连系统，应力迁移（SM）可导致通孔下和／或通孔内的空洞形成，并可通过高温烘烤（150～200℃）而加速。通常，当一个最小尺寸的通孔连接到宽的Cu引线时，就会出现这个问题。在这种情况下，Cu-帽层界面处的高扩散率路径和通孔下的应力梯度使空洞在通孔下方成核并很容易生长到导致失效的尺寸，当通孔-底部-Cu-帽层交叉处没有电导分流层时，情况会变得更糟。另一方面，最近也有关于窄金属引线M的报道。随着通孔的持续按比例缩小，窄金属引线通孔的空洞化确实成为一个问题，因为形成突变电阻上升和失效的 “杀手”空洞所需的空位更少。

金属间介质与时间相关的介质击穿

与FEOL栅极介质类似，BEOL金属间介质（IMD）在持续施加高电场强度的情况下，会在IMD及其互连点与IMD之间的界面上引起损伤，从而形成传导路径并最终导致介质击穿，通常称为TDDB。

图3　对于不同技术节点，在最小间距互连时FEOL栅极介质和BEOL介质上的电场强度

表１　各可靠性项的典型加速模型

图4 从应力条件（电压32Ｖ，0.01ｍ）到工作条件（电压3.63Ｖ，100ｍ）

的栅极氧化层TDDB寿命预测示例

失效模式与失效机理

失效模式：半导体器件的失效模式多种多样，包括短路、开路、参数漂移等。这些失效模式可能由金属化层之间的短路、芯片内部的物理损坏、互连金属线的断裂、机械应力、热应力、半导体材料的性能变化或器件内部的物理化学过程等多种因素导致。

失效机理：涵盖了热效应、电迁移、腐蚀等。例如，热效应是由于器件在工作过程中产生的热量不能及时散发，导致温度升高，进而影响半导体材料的性能和器件的结构。电迁移是在高电流密度下，金属原子在电场作用下发生迁移，可能导致金属互连的开路或短路。腐蚀则是由于环境中的水汽、化学物质等与器件材料发生化学反应，破坏器件结构。

可靠性的重要性

半导体器件的质量直接影响到电子产品的性能和安全性。通过可靠性测试，可以有效识别器件在实际使用中可能出现的问题，确保产品在出厂时达到质量标准。

随着电子设备功能的不断增强，半导体器件所承受的工作压力和环境条件也日益复杂。可靠性测试能够验证器件在极端条件下的稳定性，帮助制造商改善设计和制造工艺。

不同的行业对半导体器件有着严格的性能要求和标准。通过可靠性测试，制造商可以确保其产品符合相关法规和行业标准，从而避免法律责任和经济损失。

可靠性认定的作用

筛选早期失效产品：根据浴盆曲线，半导体产品的失效率随时间呈现“两端高中间低”的规律。可靠性认定可以通过施加适当的环境应力和工作载荷，激发潜在缺陷，提前暴露问题，从而发现具有潜在缺陷的早期失效产品，使其在浴盆曲线的早期失效阶段得以剔除。

提高产品整体可靠性：通过可靠性认定，可以验证产品在规定使用条件下的性能稳定可靠的概率，进一步提高产品的整体可靠性水平。这对于军工、化合物半导体等高质量要求领域尤为重要。

降低售后维修成本：通过可靠性认定筛选出的早期失效产品，可以在出厂前进行修复或更换，从而降低售后维修成本，提高客户满意度。

支持产品设计与优化：可靠性认定的结果可以为半导体器件的设计与优化提供重要依据。设计人员可以根据可靠性认定的结果，了解器件在不同工作条件下的可靠性表现，从而优化设计，提高器件的稳定性和可靠性。

半导体器件制造中的可靠性和认定对于确保芯片性能、提高产品质量、降低售后维修成本以及支持产品设计与优化等方面都具有重要作用。

半导体封装的可靠性测试及标准

半导体封装的可靠性测试是确保半导体器件在实际应用中能够稳定运行和长期可靠的关键步骤。这些测试旨在评估封装组件在特定使用环境和一定时间内的运行稳定性，以及抵抗各种外部环境和应力条件的能力。