利用p型氧化物提高GaN二极管的性能 - 新闻通知中关村天合宽禁带半导体技术创新联盟

瑞士洛桑联邦理工学院（EPFL）报告称，通过在漂移层与高空穴密度p型非晶氧化镍层之间插入p型掺锂氧化镍（p-LiNiO）晶状层，p型氧化物/氮化镓（GaN）异质结（HJ）PiN双极二极管的性能有了显著提高 [Zheng Hao et al, IEEE Electron Device Letters,published online 7 March 2025]。整个器件实现了1.7V的导通电压（VON）、1.15mΩ-cm2的低比导通电阻（RON,sp）以及1065V的高击穿电压（BV）。

研究团队报告称，该器件的性能与GaN同质结PiN二极管相当，但制备更简单，设计更灵活。研究人员评论道：“我们的研究结果表明，p-NiO/LiNiO有望取代p-GaN，成为GaN功率器件中有效的局部p型掺杂区域。”

同质结GaN器件通常采用金属有机化学气相沉积（MOCVD）工艺处理，并在p型层掺杂镁。遗憾的是，这种掺杂具有较高的活化能，难以有效激活，导致空穴浓度较低。

研究人员评论道：“开发可灵活沉积的高导电和高质量p型层，对于实现结势垒肖特基（JBS）二极管、环形终端结构、场板等先进器件概念至关重要。”

同一GaN芯片上的垂直p-NiO异质结二极管结构，其p区采用p-NiO和p-LiNiO的三种组合（图1）。阳极和阴极的金属电极分别为镍/金（Ni/Au）和铬/金（Cr/Au）。本征GaN（i-GaN）漂移层的厚度为6μm。由300nm二氧化硅硬掩膜提供图案化。

图1：三种p-(Li)NiO/GaN异质结二极管示意图：（a）p-NiO（25nm）、（b）p-LiNiO（25nm）、（c）p-NiO/LiNiO（25nm/25nm）——在GaN表面沉积并图案化形成的p型区域。

使用400°C脉冲激光沉积（PLD）在锂含量为9%的LiNiO靶层上沉积p-LiNiO。使用248nm氟化氪（KrF）准分子激光对靶层进行烧蚀。p-NiO沉积采用室温射频溅射进行。通过MOCVD，将2μm厚的阴极n-GaN漂移层和i-GaN漂移层沉积在Enkris Semiconductor Inc生产的2英寸自支撑GaN上。使用6.3μm深的台面刻蚀来隔离器件。通过在i-GaN漂移层上直接沉积阳极金属，制备了肖特基势垒二极管（SBD）参照。

在预制备材料表征中，研究人员展示了霍尔载流子浓度和迁移率分别为2x1019/cm3和0.3cm2/V-s的p-NiO层。由此产生的电阻率为0.94Ω-cm。研究团队评论道：“值得注意的是，尽管p-NiO中的空穴迁移率低于p-GaN中的空穴迁移率，但这与应用无关，因为p型层的目的不是传导电流，而是能带结构工程。在用于结终端扩展和电场管理的局部p型区域中，以及在横向器件中实现增强模式时，情况就是如此，因为高空穴浓度是更为重要的特征。”

p-LiNiO的电阻率要大得多，达到5kΩ-cm。研究人员认为，根据0.01-1cm2/V-s范围内的预期迁移率，载流子密度在1015-1017/cm3数量级。X射线分析表明，p-LiNiO呈晶状，p-NiO则呈非晶状。

研究人员提出，p-NiO/p-LiNiO结构能有效结合p-NiO的高空穴浓度与p-LiNiO的卓越薄膜质量。研究团队解释道：“这种方法既弥补了溅射p-NiO的质量缺陷，又保留了高空穴密度，从而提高了p-n异质结的性能。”

p-NiO/LiNiO二极管结构通过p-LiNiO的高薄膜质量实现了从p-NiO层注入的高空穴密度（图2），从而以超过1000V的高击穿电压实现了低比导通电阻。

图2：从p-(Li)NiO/GaN异质结二极管和参照SBD中测得的（a）正向电流-电压（I-V）曲线和（b）反向电流-电压（I-V）曲线。

研究发现，p-NiO/p-LiNiO双极二极管兼具相对较低的导通电阻与超过1000V的击穿电压（表1）。研究人员评论道：“与普通GaN同质结PiN二极管的较大导通电压（大于3V）相比，p-NiO/LiNiO-GaN异质结PiN二极管的较小导通电压（1.7V）有利于减少传导损耗。此外，p-NiO/LiNiO-GaN二极管的双扫电流-电压特性显示，迟滞可以忽略不计，从而实现稳定的开关工作。”

表1：洛桑联邦理工学院变体二极管结构的特性。