由韩国汉阳大学的研究团队在学术期刊 Advanced Functional Materials 发布了一篇名为 Enhanced Device Characteristics of Hybrid-Channel (Poly-Si/IGO) Structures with Ga2O3 and Al2O3 Interlayers by Suppressing Oxidation-Induced Variability for Ultra-High-Density 3D NAND Flash Memory Applications（通过引入 Ga2O3 和 Al2O3 间隔层抑制氧化诱导的变异性，实现用于超高密度 3D NAND 闪存应用的混合沟道（Poly-Si/IGO）结构器件性能增强）的文章。

期刊简介

《Advanced Functional Materials》（影响因子：19.0）涵盖广泛领域，具有重要的学术影响力。该刊广泛涉及工程技术及材料科学等多个领域，每周发布材料科学领域的最新研究成果，包括纳米技术、化学、物理学以及生物学等多个子领域。凭借其高效的同行评审制度、优质的内容以及广泛的影响力，《Advanced Functional Materials》涉及材料科学及工程技术等领域，是国际材料科学领域的重要期刊，被国际权威自然指数评选为顶级期刊之一。

背景

3D NAND 闪存因其堆叠结构大幅提升存储密度，已成为非易失性存储的核心技术。然而，传统 poly-Si 沟道存在晶界缺陷，导致器件在超高堆叠 (>300 层) 中出现阈值电压波动和电流退化，增加了多比特存储的误码率。虽然金属诱导横向晶化技术可改善 poly-Si 特性，但在高层堆叠下会引发固相再结晶等非均一效应，难以进一步提升。

作为替代方案，氧化物半导体沟道凭借高迁移率和良好均匀性受到关注，但其宽带隙与各向异性空穴输运限制了基于 GIDL 的擦除操作。为兼顾擦除性能与高迁移率，研究者提出 poly-Si/IGO 混合沟道结构，实现了更高迁移率与更宽存储窗口。然而，该结构在高温退火（~800 °C）下会导致 poly-Si 氧化，形成非均匀界面氧化层，严重影响阈值电压稳定性和电流性能。

因此，本研究提出在 poly-Si 与 IGO 之间引入 Ga2O3 或 Al2O3 间隔层，旨在抑制界面氧化，优化器件稳定性与性能，并通过 TCAD 模拟与器件实测验证其有效性，为超高层 3D NAND 提供设计参考。

主要内容

混合沟道（Hybrid-Channel，HC）结构结合了多晶硅（poly-Si）与氧化物半导体，被认为是面向下一代 3D NAND 闪存的高迁移率和热稳定体系的有前景方案。然而，氧化物结晶所需的高温退火往往会诱发表界面氧化，导致器件特性波动并降低性能。为解决这一问题，本研究提出了一种新型 HC 结构，在 poly-Si 与 In-Ga-O（IGO）沟道之间引入超薄的 Ga2O3 或 Al2O3 间隔层。该界面层能够有效抑制多晶硅损耗及非均匀界面氧化的形成，将 poly-Si 的退化从 5 nm 降低至 1.7 nm，同时将界面氧化层的生长从 7.4 nm 降低至 2.5 nm。由此，阈值电压波动显著改善：在引入 Ga2O3 和 Al2O3 后，分别从 ±0.45 V 降低至 ±0.24 V 和 ±0.40 V；平均单元电流密度由 1.87 μA/μm-1 提升至超过 2.0 μA/μm-1。存储窗口也随之扩大，并且两种间隔层均使场效应迁移率超过 100 cm2/V·s-1。这些结果表明，界面工程在 HC 器件中的重要作用，并为将热稳定氧化物半导体集成至超高密度 3D 存储应用提供了可行路径。

研究亮点

1、创新结构设计：在 poly-Si/IGO 混合沟道中引入 1 nm Ga2O3 或 Al2O3 间隔层，有效抑制高温退火引起的界面氧化。

2、界面损耗显著降低：poly-Si 消耗由 5 nm 减少至 1.7 nm，界面氧化层厚度由 7.4 nm 降至 2.5 nm，沟道结构更稳定。

3、性能一致性提升：阈值电压偏差从 ±0.45 V 降至 ±0.24 V (Ga2O3) / ±0.40 V (Al2O3)，Icell 电流密度提升至 >2.0 μA/μm，迁移率保持 >100 cm2/V·s。

4、存储能力增强：存储窗口扩大至 5.04 V (Ga2O3)，擦写特性及器件均一性均优于传统结构，其中 Ga2O3 表现优于 Al2O3。

结论

在本研究中，系统考察了在 poly-Si 与 IGO 沟道之间引入间隔层的混合沟道（HC）结构的器件特性。通过制备与测试，该 HC 结构的性能得到了验证。实验结果显示：在引入 Ga2O3 与 Al2O3 间隔层后，阈值电压波动分别由 ±0.45 V 降低至 ±0.24 V 和 ±0.40 V，平均 Icell 电流密度则由 1.87 μA/μm 提升至 2.04 μA/μm 和 2.01 μA/μm。同时，存储窗口分别扩大至 5.04 V（Ga2O3）和 3.34 V（Al2O3），而传统无间隔层结构仅为 3.59 V；两种间隔层器件的场效应迁移率均保持在 100 cm2/V·s 以上。上述改进归因于多晶硅消耗厚度由 5 nm 降低至 1.7 nm，以及界面氧化层生长由 7.4 nm 抑制至 2.5 nm，即使在高温工艺条件下仍能保持稳定。

这些结果表明，无论是 Ga2O3 还是 Al2O3 间隔层，都能有效抑制高温处理过程中的界面氧化并减少多晶硅损耗。然而，Ga2O3 间隔层在电学性能上的改善更为显著，尤其体现在存储窗口和驱动电流的提升。为进一步揭示这种差异的原因，结合 TCAD 模拟与瞬态响应测试进行分析。结果表明，Ga2O3 间隔层因其半导体特性与较低的缺陷密度，能够实现更高效的静电控制与更低的器件变异性，相比 Al2O3 表现更为优异。这些发现凸显了间隔层材料选择在提升垂直堆叠存储器架构稳定性与可扩展性方面的关键作用。

图 1. a) 采用所提出 HC 结构的 3D NAND 闪存串结构；b) 基于 ONO 堆叠的 3 个字线（WLs）的 HC 结构细节示意。

图 2. a) 含界面氧化层的 HC 结构中电子电流密度的模拟结果；b) 不同 poly-Si 与界面氧化层厚度下（IGO 厚度固定为 10 nm）的阈值电压 (Vth) 与单元电流 (Icell) 累积分布；c) 阈值电压标准差与 Icell 平均值随 poly-Si 与界面氧化层厚度的变化。

图 3. a) 所提出 HC 结构中电子电流密度的模拟结果；b) 不同间隔层介电常数下的 Vth 与 Icell 累积分布；c) 阈值电压标准差与 Icell 平均值随间隔层介电常数的变化。

图 4. 采用所提出 HC 结构的平面 NAND 闪存器件：a) 含 Ga2O3 间隔层，b) 含 Al2O3 间隔层。

图 5. 所提出 HC 结构的高分辨透射电子显微镜 (HRTEM) 图像：a) 含 Ga2O3 间隔层的沉积态；b) 含 Ga2O3 间隔层经 800 °C 退火后的状态；c) 含 Al2O3 间隔层的沉积态；d) 含 Al2O3 间隔层经 800 °C 退火后的状态。

图 6. a) 25 个平面 NAND 闪存器件在传统 HC 结构与所提出 HC 结构下的转移特性 (IDS–VGS)；b) 阈值电压 (Vth)、亚阈值摆幅 (SS)、Icell 密度与迁移率 (μFE) 的累积分布；c,e) 分别为含 Ga2O3 与 Al2O3 间隔层的器件在存储操作下的转移曲线；d,f) 分别为含 Ga2O3 与 Al2O3 间隔层器件在存储操作过程中的 Vth 波动箱形图。