采用2.5D和3D先进封装技术的HBM

在前面分析域控制器和激光雷达产品时，我们经常会看到一些先进封装的案例。

例如，在小米YU7四合一域控制器的座舱核心板上，处理器和存储器采用了PoP封装（Package on Package，堆叠封装）：

在华为D3激光雷达中，采用的SPAD-SoC是索尼IMX459，这颗芯片采用了3D堆叠封装：

在速腾E1 Flash激光雷达中，自研的SPAD-SoC同样采用了3D堆叠封装：

在速腾Airy 360°激光雷达中，自研激光器驱动器芯片采用了晶圆级封装。

先进封装是目前芯片发展的重要趋势，本文是对先进封装的概览介绍，主要包括：

1. 行业背景；
2. 主要的先进封装形式，包括倒装封装、晶圆级封装和立体封装；
3. 三个主要玩家（台积电、英特尔和三星）的先进封装产品。

01“摩尔定律”的失效

1965年，戈登·摩尔提出，集成电路上可容纳的晶体管数目大约每18到24个月就会翻一番，同时器件性能也会提升一倍，即著名的“摩尔定律”。

在从上个世纪70年代以来的几十年的时间里，“摩尔定律”正确预测了集成电路的发展。然而，21世纪以来，尤其是近些年，这一趋势有所放缓，“摩尔定律”似乎正在失效。

随着先进制程逼近物理极限，通过尺寸微缩来提升芯片性能的成本呈指数级增长。

这背后的部分技术原因是：

1）随着晶体管的尺寸持续缩小，尤其当逼近原子级别（硅原子直径约0.2nm）时，量子隧穿等量子力学效应会严重干扰晶体管的正常工作。量子隧穿示意图：

2）晶体管尺寸缩小到一定程度后，工作电压无法再按比例降低。若电压过于接近阈值电压，微小热噪声就会导致晶体管误开关。当电压难以降低时，晶体管密度的增加会让芯片功耗呈爆发式增长。这导致CPU主频自2005年起就被限制在4GHz左右，无法再通过提升主频增强性能，若强行提升性能，芯片产生的巨大热量会直接影响稳定性，甚至烧毁芯片，形成难以突破的“功率墙”。

02 先进封装的发展

随着人工智能、大数据等行业的发展，对于高算力、高传输速率、小型化、低成本和高可靠性的要求在不断提升。

除了“More Moore”（持续摩尔定律）的方法之外，“More Than Moore”（超越摩尔定律）正在得到越来越高的关注。

其中，先进封装，正是“More Than Moore”中的重要路径。

半导体封装技术的发展大致可分为四个阶段，发展历程如下：

图片来源：头豹研究院

可以看到，演进路径主要是围绕着提高集成度、改善电气性能、加强热管理、降低成本、实现系统级整合展开。

图片来源：东吴证券

20世纪末，随着对更高性能、更小体积和更高集成度的需求的提升，芯片级封装（CSP）、倒装封装（Flip Chip）等先进封装形式开始逐渐出现。

进入21世纪后，随着移动通信和互联网革命的进一步爆发，先进封装技术开始进入高速发展的阶段。这一时期，芯片内部布局开始从二维向三维空间发展，陆续出现了2.5D/3D封装、扇入（Fan-In）/扇出（Fan-Out）型晶圆级封装、系统级封装（SiP）等先进技术。

如下是目前常见的封装形式：

图片来源：鲜枣课堂

先进封装通过缩短I/O间距和互联长度，提高I/O密度，进而实现芯片性能的提升。相较于传统封装，先进封装拥有更高的内存带宽、能耗比、性能、更薄的芯片厚度，可实现多芯片、异质集成、芯片之间的高速互联。

图片来源：头豹研究院

先进封装的核心技术有：

• 重布线层技术（RDL）：重新布局裸片I/O触点，支持更多、更密引脚，广泛用于晶圆级封装（WLP）；
• 硅通孔技术（TSV）：通过将芯片的焊点打穿、在通孔里填充金属材料实现芯片与芯片、芯片与基板的垂直连接，是2.5D和3D封装的关键解决方案；
• 凸块技术（bumping）：使用凸点（bump）代替传统引线，增加触点、缩小传输距离和电阻；
• 混合键合技术（Hybrid Bonding）：通过将芯片或晶圆平面上的铜触点抛光后进行退火处理，使得连接平面完全贴合，以无凸点（Bumpless）的方式缩减连接距离和散热能力。

图片来源：Yole

03 倒装封装（FC）

1. 定义

倒装芯片（Flip Chip，FC）技术已经有很长的发展历史。

早在20世纪60年代初，IBM就提出了用于固态逻辑技术的倒装芯片技术，此后该技术发展成为IBM System/360计算机产品线的坚实基础。

不过，直到1990年代，芯片的体积要求越来越小，而单颗芯片内的焊盘数量越来越多（超过1000个）。传统的引线封装无法满足要求，倒装技术才开始逐渐普及。

倒装技术将凸点成型之后的倒装芯片与基板（陶瓷、硅或有机）对准，同时对凸点进行加热回流形成焊点。

翻转芯片技术在目前先进封装市场的份额最大，预计市场容量将从2023年的166亿美元增长到2029年的275亿美元，复合年增长率为9%。

2. 主要优势

传统封装和倒装封装的对比：

相比传统封装，倒装封装的优势非常明显：

1. 能够实现高密度的I/O电气连接，有利于减小芯片的体积。
2. 凸点连接，相比引线，可靠性也更强。
3. 信号传输路径大大缩短，减少寄生电容和电感，提高信号的完整性。
4. 晶粒和基板直接接触，热量能够快速传导并散发出去。

3. 核心流程

倒装封装的核心流程如下：

1. 凸点制作：在晶粒上制造凸点（Bumping）。
2. 贴装：把晶粒反转过来，让凸点对准基板上的焊盘扣在基板上。再通过加热，让熔融的凸点与基板焊盘相结合，实现晶粒与基板的结合。
3. 底部填充。

04 晶圆级封装（WLP）

1. 定义

晶圆级封装（Wafer Level Package，WLP）出现于2000年左右，可以实现更小的芯片尺寸、更高的生产效率、更低的制造成本。

在传统封装的工艺中，先对晶圆进行切割分片，然后再封装。而晶圆级封装，是先在晶圆上进行封装，然后再切割分片。两者对比如下：

由于采用批量封装，整个晶圆能够实现一次全部封装，封装效率更高，成本更低。

2. 分类

晶圆级封装可以分为：扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）。

直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同。扇入型主要应用于面积较小、引脚数量少的芯片，工艺简单。

2）扇出型：基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上。然后，进行晶圆级封装，最后再切割。扇出型利用RDL做连接，RDL可以向外延伸布线。封装的面积大于晶粒的面积，I/O引脚数可以更多，引脚间距也宽松。

3. 扇入型WLP（Fan-in Wafer Level Package，FIWLP）

扇入型的封装布线、绝缘层以及锡球，都位于晶圆的顶部。封装后的尺寸，和芯片尺寸是相同的，通常可以分为BOP（Bump On Pad，垫上凸点）和RDL（ReDistribution Layer，重布线层）两种方式：

1. BOP封装的Bump（凸点）直接构建在Al pad（铝衬板）的上面。
2. 如果Bump的位置远离Al pad，那么，就需要通过借助RDL技术，将Bump与Al pad进行连接。

过去的20多年，扇入型WLP广泛应用于移动、便携式和消费类产品，特别是低I/O引脚数（≤200）、小芯片尺寸（≤ 6mm x 6 mm）、低成本、低端、薄型和大容量应用的半导体器件。

4. 扇出型WLP（Fan-out Wafer Level Package，FOWLP）

扇出型WLP（FOWLP）可以支持的引脚数量更多。

2006年，英飞凌最先提出扇出型WLP。他们在手机基带芯片封装中实现了量产，并将其命名为嵌入式晶圆级球栅阵列（eWLB）。

2016年，台积电基于FOWLP，推出了集成扇出型（InFO）封装，并成功应用于苹果公司iPhone 7系列手机的A10处理器中，扇出型WLP获得了整个行业的高度关注。凭借该项技术，台积电成功包揽了苹果公司之后每一代手机的处理器芯片制造和封装订单。

后来，FOWLP高速发展，衍生出多种变体，包括核心扇出（Core FO）、高密度扇出（High-Density FO）和超高密度扇出（Ultra High Density FO）等，可以应用于不同的需求场景。

FOWLP工艺过程：由于要将RDL和Bump引出到裸芯片的外围，因此FOWLP需要先进行裸芯片晶圆的划片分割，然后将独立的裸芯片重新配置到载体晶圆中，然后再进行晶圆级封装，再次切割，变成最终的芯片。

05 立体封装的出现和2.5D

1. MCM 2D封装

为了提升集成度，人们首先想到了将多个芯片集成在一起的封装形式，即MCM（Multi-Chip Module，多芯片模块），这是一种2D集成方式。

MCM是将多个Die和其它元器件，组装在同一块多层高密度基板上，进行通过基板电路进行互联，然后再整体封装形成组件。MCM依赖基板实现芯片间的互连，是早期实现多芯片集成的典型 2D 封装技术，核心特征是以基板为核心互连载体。

MCM已有十几年的历史，组装对象通常是超大规模集成电路和专用集成电路的裸片。比如，英特尔早期低功耗移动版酷睿处理器，就是将 CPU 和芯片组封装在同一基板上的 MCM 应用。

MCM的出发点，是满足高速度、高性能、高可靠和多功能需求。MCM的技术难度低、成本低、可靠性高，但集成密度低、时延相对较大。

2. 立体封装的出现

后来，更先进的2.5D封装和3D封装逐渐出现。

其中，2.5D封装通过引入硅中介层（Interposer），在这上面进行布线和打孔（即RDL），从而实现多个芯片的共同封装。3D封装通过TSV（硅通孔）技术，在芯片上刻蚀垂直通孔，并填充金属，以此来完成多个晶粒的上下堆叠封装。

著名的HBM（High Bandwidth Memory，高带宽存储器）就是2.5D和3D封装的典型应用。

通过将HBM和GPU进行整合，能够进一步发挥GPU的性能。其中，HBM通过硅通孔等先进封装工艺，垂直堆叠多个DRAM（3D封装），并在Interposer上与GPU封装在一起（2.5D封装）。