E-Mode p-GaN Gate Punch-Through HEMT with Robust Non-Destructive Drain Breakdown

作者团队：Maojun Wang, Kevin J. Chen, Bo Shen, Jin Wei

所属单位：北京大学集成电路学院（School of Integrated Circuits, Peking University）、香港科技大学电子与计算机工程系（HKUST）等

本文由北京大学魏进教授、沈波教授团队与香港科技大学陈敬教授团队合作撰写。文章针对商用增强型（E-mode）p-GaN栅HEMT器件在工业应用中面临的“缺乏雪崩耐受性”这一长期痛点，提出了一种全新的穿通型HEMT（PT-HEMT）结构。该研究深入探讨了利用p-GaN层的全耗尽机制实现非破坏性击穿的物理机理，为提高GaN功率器件在高频功率开关应用中的抗过压可靠性提供了突破性的解决方案。

1. 背景与挑战 (The Why)：传统GaN器件的“玻璃心”

氮化镓（GaN）功率HEMT因其极快的开关速度和低导通损耗，在高频和高功率应用中表现出卓越的性能，已广泛应用于消费电子领域。然而，其在工业领域的进一步部署却受到了严重的阻碍。核心问题在于：相比于垂直型Si和SiC功率器件，横向GaN HEMT通常缺乏PN结来有效移除碰撞电离产生的载流子，导致其无法像传统器件那样具备非破坏性的“雪崩”能力。

在实际的高频功率开关应用中，瞬态过压尖峰（Transient Overvoltage Spikes）是难以避免的。传统的E-mode p-GaN HEMT一旦遭遇过压，往往会发生破坏性的栅极或漏极击穿，导致器件永久失效。为了应对这一问题，现有的解决方案通常需要外加复杂的缓冲电路（Snubber circuits）或大幅度过设计器件的阻断能力，这无疑增加了系统的体积和成本。

2. 核心创新方案 (The What)：PT-HEMT结构设计

为了从器件层面根本解决上述问题，本文提出了一种基于标准p-GaN工艺的穿通型HEMT（PT-HEMT）。其核心创新在于巧妙地重新设计了栅极结构：将传统的连续p-GaN栅极改进为沿器件宽度方向排列的“p-GaN岛”阵列（作为控制栅），并在岛之间保留了一层减薄的p-GaN层，即穿通栅（PT-gate）。

如上图所示，PT-HEMT的制造流程与标准p-GaN技术兼容。关键步骤包括对p-GaN层的两次刻蚀：第一次定义有源区，第二次在栅极岛之间形成减薄的PT-gate路径。这种结构允许器件在关态下，通过PT-gate的耗尽行为来控制器件的击穿特性。为了验证器件的微观结构，研究团队通过扫描电子显微镜（SEM）和透射电子显微镜（TEM）对制备出的多指PT-HEMT进行了表征。从图中可以清晰地看到控制栅岛、减薄的PT-gate区域以及其下方的AlGaN/GaN异质结界面，证实了工艺的精确性。

3. 深层机理剖析 (The Insight)：如何实现“安全击穿”？

PT-HEMT实现抗过压的关键在于其独特的“穿通击穿”机制。在关态（OFF-state）下，随着漏极电压的升高，高电场会逐渐耗尽减薄的PT-gate层（即p-GaN层）。当PT-gate完全耗尽时，它失去了对下方2DEG（二维电子气）沟道的控制能力，导致下方的势垒高度降低。

这种物理过程在能带图中得到了直观的体现。与传统HEMT（Conv-HEMT）相比，传统器件的势垒高度在漏极偏置下保持稳定，直至发生破坏性击穿。而在PT-HEMT中，随着漏压增加，PT-gate区域的能带势垒从漏极侧向源极侧逐渐降低。一旦发生“穿通”，源极电子便能流向漏极，形成一条非破坏性的漏电流路径，从而将漏极电压钳位在安全范围内。

为了定量验证这一机理，研究人员设计了p沟道JFET测试结构来分析耗尽行为。实验发现，PT-gate的耗尽电压（VTC）可以通过调整减薄p-GaN层的长度（LP）和厚度（TP）来精确调控。

下图总结了VTC和穿通电压（VPT）与LP的关系。两者的高度匹配证实了：PT-gate的全耗尽正是PT-HEMT实现非破坏性击穿行为的根本原因。这意味着工程师可以通过改变版图尺寸灵活设计器件的击穿电压。

4. 实验验证与数据 (The Proof)：性能与可靠性

创新结构是否会牺牲器件的基本性能？静态I-V测试结果表明，PT-HEMT与传统Conv-HEMT表现出几乎一致的阈值电压（VTH = 1V）和导通电阻（RON 11 Ω mm）。这说明引入PT-gate结构并没有退化器件在导通状态下的主要指标。

决定性的差异体现在关态击穿特性上。如下图所示，当漏极电压升高时，Conv-HEMT在达到极限后发生电流的急剧失控，导致破坏性击穿（Destructive Breakdown）。相反，PT-HEMT在达到设计电压（如576V或874V，取决于LGD设计）时，电流虽然增加但电压被钳位，表现出明显的非破坏性穿通行为。这使得器件能够像齐纳二极管一样安全地耗散瞬态过压能量。

此外，温度特性测试显示，PT-HEMT的穿通击穿电压具有正温度系数。随着温度从25°C升高到125°C，击穿电压随之增加。这种特性非常有利于在击穿事件中实现更均匀的电流分布，防止局部热点导致的失效。

在动态导通电阻（Dynamic RON）方面，PT-HEMT也展现出了优势。由于PT-gate中的空穴注入效应能够有效抑制缓冲层陷阱（Buffer Trapping），同时移动空穴屏蔽了表面陷阱，PT-HEMT在100ms关态应力后的动态RON退化极小（比值 < 1.2），远优于传统器件。

为了终极验证其鲁棒性，研究团队进行了极其严苛的重复性电流驱动击穿测试。在将ID强制注入器件的测试中，传统HEMT瞬间烧毁。而PT-HEMT在经历了超过100次的击穿循环后，依然安然无恙，漏极电压被稳定钳位在穿通电压附近。

5. 结论与展望 (The Conclusion)

在经历了百次重复击穿测试后，PT-HEMT的静态参数（如VTH）和动态RON均未表现出明显的退化。这一结果有力地证明了该器件在面对高频功率开关应用中常见的瞬态过压尖峰时，具有极高的生存能力和可靠性。

综上所述，本文提出的E-mode p-GaN PT-HEMT通过引入内置的穿通路径，成功解决了传统GaN功率器件缺乏雪崩耐受性的难题。该方案无需复杂的外部电路，且与现有制造工艺高度兼容，为GaN功率器件在工业级高可靠性场景中的应用铺平了道路。

参考文献

[1] Y. Zhang, et al., Nat. Rev. Electr. Eng., 2(3), p. 155, 2025.

[2] H. Amano, et al., J. Phys. D: Appl. Phys., 51(16), p. 163001, 2018.

[3] K. J. Chen, et al., IEEE Trans. Electron Devices, 64(3), p. 779, 2017.

[4] I. C. Kizilyalli, et al., in IEDM Tech. Dig., p. 456, 2018.

[5] J. Wei, et al., IEEE Trans. Electron Devices, 71(3), p. 1365, 2024.

来源：chip world

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。