2025 年，SiC MOSFET 正在高压功率电子领域加速普及。从电动汽车牵引逆变器到数据中心电源，从可再生能源系统到工业变换器，这一宽禁带半导体器件凭借更高的效率、更高的功率密度，以及在极端工况下的可靠表现，正在重塑功率电子的技术格局。

但这场技术跃迁的背后，各家厂商走的是截然不同的路：有的坚守平面型架构的成熟稳健，有的押注沟槽型的极致性能，还有的在探索两者融合的混合方案。本文将系统梳理 SiC MOSFET 的主流器件架构与设计权衡，并盘点 2025 年各大厂商的最新产品动态，带您看清当前 SiC 技术的全景。

文章篇幅较长，建议收藏。

第一部分：器件架构解析

SiC 为何能超越硅？

MOSFET 是功率电子中应用最广的开关器件。碳化硅（SiC）作为宽禁带（WBG）半导体材料，相比传统硅（Si）在关键指标上有显著优势：

  • • 更高的击穿电场 — 支持更薄的漂移层设计
  • • 更高的热导率 — 散热性能显著提升
  • • 更低的导通电阻 — 降低导通损耗
  • • 更快的开关速度 — 提升系统效率
  • • 更高的工作温度 — 适应极端工况

表 1：硅与 4H-SiC 关键电学特性对比


电学参数

符号

单位

硅

4H-SiC

带隙

–

eV

1.12

3.26

电子迁移率

μe

cm2/V·s

1400

1000 / 1200

空穴迁移率

μh

cm2/V·s

600

120

击穿电场

Ec

V/cm

3.0×10⁵

2.8×10⁶

热导率

λ

W/cm·K

1.5

4.9

电子饱和漂移速度

Vsat

cm/s

1.0×10⁷

2.2×10⁷

相对介电常数

ε

无量纲

11.8

9.7 / 10.2

得益于高击穿电场，SiC 器件可以采用更薄且掺杂浓度更高的漂移层。这不仅降低了导通电阻，也减小了结电容，从而实现更快的开关速度。这些材料层面的优势，最终转化为系统级的收益：更小的体积、更轻的重量、更高的效率。

主流器件架构对比

1. 平面型 MOSFET（Planar MOSFET）

平面型是最早实现商业化的 SiC MOSFET 架构，也是目前市场上应用最广的方案之一。其栅极位于晶圆表面，通过横向沟道控制电流。

核心优势：

  • • 制造工艺成熟，良率高，成本可控
  • • 栅氧化层生长在平坦表面，厚度和质量易于控制
  • • 可靠性经过长期验证

主要挑战：

  • • 相邻单元间的 JFET 效应导致沟道电阻较高
  • • 电流路径较长，影响高温下的性能表现

适用场景： 成本敏感且强调技术成熟度的应用

2. 沟槽型 MOSFET（Trench MOSFET）

为了突破平面型的性能瓶颈，沟槽型架构应运而生。其栅极垂直嵌入衬底，在沟槽侧壁形成纵向沟道，显著提升了沟道密度并消除了 JFET 电阻。

核心优势：

  • • 比导通电阻更低，开关特性更优
  • • 单元密度更高，芯片面积利用率提升
  • • 寄生电容减小

主要挑战：

  • • 关断状态下，沟槽底部及尖角区域电场高度集中
  • • 长期电应力可能导致栅氧化层退化
  • • 对工艺控制能力要求极高

适用场景： 追求极致性能的高端应用

3. 双沟槽 MOSFET（Double-Trench MOSFET）

沟槽型虽然性能出色，但可靠性问题一直是行业痛点。为此，某日本厂商在其第三代 SiC MOSFET 中引入了双沟槽结构：在源极区域增加第二条沟槽，形成附加的 p 型屏蔽区。

技术特点：

  • • 在阻断状态下对栅氧化层进行电场屏蔽
  • • 进一步提升沟道密度
  • • 相比早期平面型，导通电阻降低约 50%，输入电容降低约 35%

图 1：双沟槽 SiC MOSFET 结构示意图（来源：器件厂商）

4. 非对称沟槽 MOSFET（Asymmetric Trench MOSFET）

另一种针对栅氧化层可靠性的解决方案是非对称沟槽结构。沟槽单侧作为沟道，另一侧专门用于电场屏蔽，在性能与可靠性之间取得平衡。

设计亮点：

  • • 左侧与 4H-SiC 的 a 面晶向对齐以优化沟道特性
  • • 沟槽底部嵌入的 p 型区域有效屏蔽栅氧化层
  • • 更低的栅电荷与器件电容，更优的开关与导通损耗
  • • 扩展的 p 型屏蔽区可作为集成体二极管发射极，消除反向恢复损耗

应用范围： 覆盖 400 V 至 3300 V 电压等级，从 AI 服务器电源到高压工业驱动

图 2：非对称沟槽 SiC MOSFET 单元结构示意图（来源：器件厂商）

5. 深双沟槽（DDT）与非对称阶梯沟槽（AST-MOS）

某厂商在其第四代 SiC MOSFET 中进一步演进了双沟槽架构，引入更深的 p 型屏蔽区和源极沟槽，以进一步降低栅氧化层中的电场强度。该深双沟槽结构被称为 DDT-MOS，与上一代采用的 DT-MOS 结构有所不同。尽管该方案在降低栅氧化层电场方面表现出色，但更深的源极沟槽占用了更大的单元面积，可能在一定程度上限制沟道密度的进一步提升。

在此基础上，又提出了一种非对称阶梯沟槽 MOSFET（AST-MOS）结构（见图 3）。该结构在一侧引入额外的电子电流路径，并在沟槽底部采用厚氧化层作为耐压区域。

图 3：DT-MOS、DDT-MOS 与 AST-MOS 单元结构对比（来源：文献）

AST-MOS 可视为双沟槽结构与非对称沟槽结构的融合。仿真结果显示，该架构在保持低栅氧化层应力的同时，可显著提升击穿电压并降低导通电阻。

6. 沟槽辅助平面 MOSFET（Trench-Assisted Planar，TAP）

如果说平面型和沟槽型是两个极端，那么 TAP 架构就是它们的折中方案。GeneSiC™ 在传统平面栅结构基础上，于源极区域刻蚀极浅的沟槽。

技术优势：

  • • 保持平面栅的可制造性与可靠性
  • • 通过浅沟槽形成的多级结构增强电流扩展能力
  • • 实现明显低于传统平面结构的导通电阻
  • • 无需深刻蚀和复杂制程

图 4：不同 SiC MOSFET 单元结构下的电流扩展示意图（来源：器件厂商）

7. V 型沟槽 MOSFET（V-Groove MOSFET）

某日本电气设备厂商的专有架构。栅极嵌入 V 形沟槽中，配合专用刻蚀工艺，并将肖特基势垒二极管（SBD）直接集成于 MOSFET 芯片内。

核心特点：

  • • 通过降低沟道电阻显著减少功率损耗
  • • 集成 SBD 进一步提升高压 SiC 功率模块的功率密度

架构选择：没有完美方案，只有合适选择

从上述分析可以看出，每种架构都有自己的优势和局限。业界目前已成功实现多种 SiC MOSFET 商业化方案，各厂商在可制造性、单元密度、开关速度与可靠性之间寻找各自的平衡点。无论是平面型、沟槽型还是混合架构，都在推动 SiC 成为高压及超高压功率应用的主流选择。

第二部分：2025 年厂商新品盘点

理论架构讲完了，我们来看看各家厂商在 2025 年都交出了什么答卷。这一年，SiC MOSFET 市场迎来了密集的产品发布，各大制造商在平面型、沟槽型及混合型拓扑上持续发力，覆盖了更广泛的应用场景。

Wolfspeed：坚守平面型的技术深耕

当年 1 月，Wolfspeed 发布了 Gen 4 MOSFET 技术平台，覆盖 750 V、1200 V 与 2300 V 电压等级，提供功率模块、分立器件及裸晶等多种产品形态。

技术亮点：

  • • 工作温度下导通电阻最高降低 21%
  • • 开关损耗最高降低 15%
  • • 短路耐受时间最长可达 2.3 μs

ROHM：沟槽栅技术的领跑者

作为最早将沟槽栅 SiC MOSFET 推向市场的厂商之一，ROHM 在 2025 年宣布将完成第五代制造产线建设，并加速第六代与第七代器件的市场导入。

最新产品：

  • • SCT40xxDLL 系列 650 V SiC MOSFET，采用 TOLL（TO-Leadless） 封装；
  • • 相比 TO-263-7L 封装，散热性能提升约 39%；
  • • 包含 6 个型号，导通电阻覆盖 13 mΩ 至 65 mΩ。

目标应用： 服务器电源与储能系统

图 5：ROHM 650 V SiC MOSFET，采用 TOLL 封装（来源：ROHM Semiconductor）

Infineon：JFET 回归与超结技术布局

CoolSiC™ JFET 于 2025 年 5 月推出，以低导通损耗、可控关断行为与高鲁棒性为特征，面向固态保护与电力分配等功能应用。

核心特性：