金刚石作为一种宽禁带半导体材料，具有极高的击穿场强、热导率和载流子迁移率潜力，被认为是下一代高功率、高频电子器件的理想材料。金刚石金属氧化物半导体场效应晶体管（MOSFET）因其卓越的电气性能而被认为是高功率、高速度电路的关键组件。然而，为了进一步优化器件性能，特别是降低接触电阻（Rc），对源/漏极（S/D）区域进行重掺硼处理（p+层）是解决这一问题的一种有效方式。

日本早稻田大学和Power Diamond Systems公司联合团队在IEEE Electron Device Letters发表的论文“Heavily Boron-Doped Source/Drain Layers for Low Contact Resistance and Subthreshold Swing in (001) C-H Diamond MOSFETs”中，系统研究了在（001）取向氢终端金刚石表面引入重硼掺杂（p⁺）源/漏层对器件性能的提升效果。该论文第一作者为Ryosuke Yamamoto，通讯作者为Hiroshi Kawarada教授。

研究团队在N掺杂（001）金刚石衬底上生长500 nm本征金刚石外延层。随后采用Ti/Au掩膜选择性刻蚀源/漏区约40 nm，再利用微波等离子体化学气相沉积（MPCVD）选择性生长约150 nm厚、硼浓度2–8 × 102⁰ cm⁻3的p⁺层（SIMS验证）。源/漏电极为Ti/Pt/Au，经550°C氢气退火形成TiC实现欧姆接触。沟道区通过远程氢等离子体处理形成C-H表面，器件隔离采用氧等离子体，栅介质为100 nm原子层沉积Al₂O₃，栅极为Al。源漏间距（L_SD）分别为2、5、10 μm，栅宽固定25 μm。

研究表明，引入p+层后，源/漏电阻Rc显著降低，从5.8 Ω·mm降至1.4 Ω·mm，这是（001）金刚石MOSFET中报告的最低值。此外，随着p+层的引入，亚阈值摆幅（SS）也从约1600 mV/dec降低至约560 mV/dec，显著改善了器件的开关性能。

这一技术为开发与n型器件性能相当的p型金刚石MOSFET奠定了关键基础，有望推动金刚石在高功率、高频领域的实际应用。未来通过优化栅介质厚度与沉积条件，亚阈值摆幅有望进一步接近理想值60 mV/dec。该工作证实，即使在硼掺杂效率较低的（001）取向上，p⁺层仍是实现高性能金刚石功率器件的必要工艺步骤。

关于作者与Power Diamond Systems公司动态

论文通讯作者Hiroshi Kawarada教授是日本金刚石半导体领域国际知名专家，同时担任Power Diamond Systems公司的联合创始人兼首席科学官（CSO）。该公司成立于2022年8月，是早稻田大学衍生初创企业，专注于金刚石功率器件和高频器件的研发与产业化。

近年来，Power Diamond Systems进展迅速：2025年在SEMICON Japan展会上首次公开展示实际工作的金刚石MOSFET器件及评估模块；与日本航天探索机构（JAXA）开展金刚石半导体航天应用联合研究；完成多轮融资（包括2025年Series A追加1亿日元）；并计划于2025年初启动全球首座金刚石半导体专用工厂建设，目标在2030年代实现商业化。这些动态显示，该团队的研究正加速从实验室向产业应用转型，金刚石半导体有望成为下一代功率电子的核心技术。

图文导读