过去两年，很多人谈碳化硅，还是一句话：被800V 电驱带飞。但如果你最近在项目里真的上过 SiC，就会发现另一个更现实的问题：当器件性能继续往上卷时，限制系统上限的往往不再是“有没有更低的 Rds(on)”，而是能不能稳定量产、能不能在高 dv/dt 下不发疯、能不能把封装/驱动/寄生/EMI 一起交付。

今天博世更新的 SiC 技术路线图，价值就在这里：它不像一条新闻，更像一份“工程交付承诺”——每一代改什么、怎么改、什么时候能用、制造平台怎么配套都写得很硬核。

博世这张路线图到底想解决什么？

事实上，博世在做三件事：

第一，把 Trench（沟槽）当成长期平台，因为它支持更激进的结构缩放（更小 cell pitch、更高功率密度），并声称这种可扩展性是 planar 架构难以达到的。

第二，把 200mm（8 英寸）制造当成路线图的一部分：博世明确写到自 2024 年开始从 150mm 向 200mm 过渡；Gen3 已经受益于 200mm 平台；后续世代从 2027 起按 200mm 制造设计；甚至 Gen4 被定义为“只为 200mm 生产而设计”。

第三，Gen5 引入 SiC Superjunction，但同时公开把“自激振荡”等系统问题写进路线图——这其实是在告诉市场：下一阶段的 SiC，不是器件单点胜负，而是“器件×封装×驱动×系统”的协同交付。

我们系统来看下他们接下来的几代产品：

Gen3：不止“更低导通损”，而是把“更稳、更敢用”写进指标

在路线图里，Gen3 仍是经典垂直 Trench SiC MOSFET 架构，但做了针对性增强：在沟槽下方加入 p 型屏蔽区，用于更好的电场控制，保护栅结构并提升短路承受能力。

博世给了三组非常“工程口径”的量化改进（这点很少见）：

• 比导通电阻 RonA 降低 20%（对应更低导通损）
• die 厚度降低 40%（对应更好的热性能与更高功率密度空间）
• 短路鲁棒性提升约 10%（对应更宽的车规应用窗口）

如果你做过主驱逆变器的器件选型会懂：很多时候，真正决定平台化落地的不是“极限效率”，而是短路窗口、热路径、参数一致性、系统容错。Gen3 的调子，就是在把这些“能不能量产交付”的问题往前推。

Gen4：真正的分水岭是 cell pitch 3μm → <2μm（而且只做 200mm）

Gen4 被博世定义为一次“主要缩放步进”：通过更深、更窄的沟槽，把 cell pitch 从约 3μm 缩小到远低于 2μm，进一步提升功率密度、降低 RonA，同时强调保持鲁棒性。 Source

但最值得你用红笔画出来的，是这句话：

Gen4 专为 200mm 晶圆生产设计，预计 2029 左右进入市场。

这背后的“潜台词”是：当结构缩放到 <2μm 这种级别，工艺窗口、跨片均匀性、缺陷控制、形貌一致性会比“原理是否成立”更重要。200mm 在这里不再是简单的“换尺寸”，而是先进结构得以稳定量产的基础设施。

Gen5：把 Superjunction 引入 SiC，同时把“自激振荡”写进路线图

Gen5 的关键词是 Superjunction：通过精确控制的 p/n 交替掺杂区，推动漂移区电阻突破传统单极 SiC 材料极限，从而进一步降低比导通电阻。 Source

但博世同时强调：Gen5 设计与制造更复杂，正在关注合适的制造方法与功率模块架构，并明确提出要缓解**超高开关速度下的自激振荡（self-excited oscillations）**等现象；预期 2031 左右 ready。

这段话的价值在于：它把很多团队“踩坑后才总结”的系统问题，提前摆到了台面上——越快的开关，越容易把封装寄生、电路布局、驱动回路、EMI/振铃问题放大。下一阶段 SiC 的竞争，很可能不是器件厂单独跑出来的，而是“器件+模块+系统”的协同能力跑出来的。

200mm 迁移：博世给了更完整的“工艺底座”叙事

如果你只看路线图，可能觉得 200mm 是背景。但博世在另一篇“沟槽刻蚀”文章里把“为什么我能做 Trench 缩放”补全了：
他们回顾了从 2001 年开始开发 SiC、2011 年出现首个 MOSFET 原型，并写到团队在 2015 年开发并申请专利：150mm SiC 沟槽刻蚀工艺；为把沟槽工艺迁移到 200mm，又开发新的 200mm 沟槽刻蚀流程（气体与工艺条件不同，用于获得更平滑的侧壁/底部轮廓）。

把器件指标落到系统：为什么 OEM/Tier1 真正在乎？

博世在其第四代逆变器页面给出了系统级口径：SiC MOSFET 相比 Si IGBT 开关更快，因此总开关损耗可降低约 50%；并且 SiC 支持最高约 24kHz 的开关频率，使电机侧交流更平滑、系统层面损耗更低（尽管高频会增加功率电子部分损耗）。 Source

这也解释了为什么 Gen5 会把“自激振荡”写入路线图：当器件继续加速，系统侧的“隐性成本”（EMI、寄生、驱动、布局）会迅速显性化，甚至成为平台量产的真正瓶颈。

那我们再来解析一下 Bosch的意图，我们认为博世的标准是先把器件结构做强，再把制造一致性做稳，最后把系统协同问题提前摊开给客户讲。

同样是做 SiC，头部厂商未必在同一张“考卷”上竞争。有人用 200mm 的产品/产能里程碑来抢先手（更像制造节奏战），有人把端到端垂直整合和可靠性验证体系当作护城河（更像供给确定性战），也有人选择用“园区式一体化”把基板—外延—前道—后道打通（更像规模与良率战）。把几家的路线放在同一张表里对照，反而更容易看清：未来 2–5 年 SiC 的胜负手，究竟在“器件结构”，还是在“制造平台”，或是“供应链与系统交付能力”。

我们来看看这四家主流企业的差异对比：Bosch / Infineon / onsemi / ST

为了避免“堆公司新闻”，这里我们用一个更工程化的对照法：每家公司只回答三个问题——主要押注点是什么？200mm/量产节奏怎么走？它最想解决的工程痛点是什么？

• 博世的表达方式最“器件/系统工程化”：把 Trench 缩放与 Superjunction 直接写成可预期的多代路线，并承认系统级副作用需要一起解决。
  
• 英飞凌更像“200mm产品先跑起来”的制造节奏路线：先把 200mm 交付推向客户，再谈规模化爬坡。
  
• 安森美更像“端到端垂直整合 + 可靠性体系”的供给路线：把供给确定性与质量闭环当主战场。
  
• 意法更像“SiC Campus 园区一体化”的长期规模路线：用从衬底到模块的一体化，把良率、效率与交付能力做成系统工程。

所以，2026 年起，SiC 的“第二个竞争维度”会越来越清晰，放回博世这张路线图，你会发现它其实是在提前布局同一个方向：不是再做一代更快更低阻的器件就赢，而是谁能把“快”变成“系统可控”，把“先进结构”变成“制造可控”，把“单点指标”变成“平台化交付”。

来源：碳化硅芯观察

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。