宽禁带科技论| 突破氮化镓性能边界：超结结构赋能1万伏增强型氮化镓器件

当前，氮化镓功率器件技术已日益成熟，并在消费电子市场取得了可观的销售成绩。这类器件电压阻断能力强普遍应用于数百伏电压场景，其中尤以650V增强型高电子迁移率晶体管（HEMT）的应用最为广泛。

然而，在更高电压的应用领域，碳化硅被视为现有硅基功率技术的主要竞争者。目前仅有少数关于氮化镓功率HEMT工作在千伏电压级别的报道，而这恰恰是高压电网、轨道交通及工业应用所需的关键区间。尽管如此，氮化镓仍然潜力巨大，其理论性能优于现有的竞争材料。

要开发适用于千伏领域的氮化镓器件，必须攻克两大核心挑战。其一，关键品质因数（定义为阻断电压的平方与比导通电阻之比）远低于理论极限。缩小这一差距至关重要，因为它意味着氮化镓功率器件能在更小的尺寸下实现相同的击穿电压，从而通过大幅缩小芯片面积来降低成本。其二，必须解决器件在承受高压应力时，因为陷阱效应（在千伏范围内尤为显著）而导致的动态导通电阻严重退化问题。

提升超高压氮化镓晶体管品质因数的常见思路是：在保持栅极-漏极间距不变的前提下，通过引入复杂的场板结构、延伸栅极终端、进行表面处理或添加氮化镓帽层等方式来提高阻断电压。然而，这些方案都难以避免工艺复杂性、可靠性与性能之间的权衡。因此，必须针对具体目标应用场景仔细评估其适用性。

一个极具前景的替代方案是引入超结结构。这种架构已在硅基功率器件中成功应用，能有效提升品质因数。超结被视为优化电场分布、提升氮化镓功率器件阻断电压的理想候选方案。然而，要在增强型横向氮化镓器件中实现超结结构，技术上面临严峻挑战。

图1. 所提出的超结p型氮化镓栅HEMT结构及其工艺流程图。

氮化镓超结技术

北京大学魏进、沈波领导的研究团队提出了一种基于标准增强型p型氮化镓栅HEMT平台的新型超结概念（见图1）。

该器件采用标准的p型氮化镓栅HEMT外延片制造，从而实现增强型工作模式。超结结构由垂直于电流流动方向交替排列的p型柱与n型柱构成。其中，p型柱为经过减薄的p型氮化镓条带，n型柱则为相邻两个p型柱之间的二维电子气（2DEG）条带。北大团队将p型柱宽度固定为4μm，并通过光刻技术调节2DEG条带的横向宽度来实现电荷平衡。这种方法便于自由研究器件性能随电荷平衡状态变化的规律。

器件制造在2英寸蓝宝石衬底氮化镓晶圆上进行，外延结构包括90nm纳米厚的p型氮化镓层、15 nm厚的Al₀.₂Ga₀.₈N势垒层、200 nm厚的未掺杂氮化镓层及缓冲层。制造流程始于对栅极区域外的p型氮化镓层进行部分刻蚀，然后第二次刻蚀用于定义p型柱。随后，在300°C下通过等离子体增强化学气相沉积法沉积SiO₂层。接着，制备源极和漏极的欧姆接触，采用Ti/Al/Ni/Au叠层金属，并在810°C氮气环境中退火30秒。之后，进行氟离子注入以实现器件间的平面隔离，并沉积Ni/Au叠层作为栅极金属，随后在氧气环境中退火，形成与p型氮化镓的欧姆接触。最后，制作测试焊盘。

值得注意的是，北大团队制造超结HEMT的工艺流程与标准的p型氮化镓栅HEMT技术兼容。超结结构仅需增加一次额外的p型氮化镓刻蚀工艺即可实现。由于与传统器件制造工艺的兼容性极高，该超结HEMT结构可被直接导入现有代工平台，量产门槛极低。

图2. 在p型柱宽度固定为4μm时，不同源漏间距（LGD）下超结HEMT的阻断电压（BV）随n型柱宽度（WN）的变化关系。所有源漏间距下的最高阻断电压均出现在WN/WP = 5/4μm处，此即电荷平衡点。

电荷平衡

电荷平衡是所有超结器件的核心特性。在北大团队提出的超结HEMT中，当在低漏极应力工作时，p型柱与n型柱相互耗尽，耗尽区随漏极应力升高而扩展。而在高漏极应力下，p型柱与n型柱完全耗尽，导致耗尽区迅速展宽。基于此特性，该超结HEMT实现了更均匀的电场分布和更高的击穿电压。然而，实现这些优势并非易事——与硅基超结器件相比，横向氮化镓功率器件的电荷分布更为复杂，可能受到极化电荷、不完全电离以及内部陷阱等多种因素的影响。

鉴于这种复杂性，北大团队开发了类似JFET的测试器件来表征电荷平衡效应。这些晶体管揭示了n型柱和p型柱在反向偏压下的耗尽行为。

测试中，北大团队测量了流经n型柱和p型柱的电流。当向p型柱施加负偏压时，n型柱和p型柱中均形成耗尽区，从而模拟了超结HEMT的耗尽过程。最终，随着偏压增加，电流被完全截断，这表明整个n型柱已完全耗尽。

当n型柱和p型柱在同一偏压下同时耗尽时，即达到了电荷平衡状态。这种专门设计的测试器件，为氮化镓功率器件的电荷平衡设计提供了明确的指导。测量结果表明，当n型柱宽度为5μm、p型柱宽度为4μm时，器件实现了电荷平衡。这是一个重要的里程碑：这是科学文献中首次通过实验在氮化镓器件中证实了电荷平衡的存在。

电荷平衡条件已通过击穿电压测量得到进一步验证（见图2）。实验中，北大团队将p型柱宽度固定为4μm，研究了不同栅漏间距的超结HEMT其阻断电压与n型柱宽度的关系。结果确定，最高阻断电压出现在电荷平衡点（即n型柱宽度为5μm处），这证实了电荷平衡点位于n型柱宽度5μm、p型柱宽度4μm的位置。

图3. (a) 传统p型氮化镓栅HEMT与(b) n型/p型柱宽度（WN/WP）为5μm/4μm的超结HEMT的关态电流-电压曲线对比。(c) 阻断电压与栅漏间距的关系。对于栅漏间距为77μm的超结HEMT，其阻断电压超过10 kV（达到测量极限），经线性外推预计为11,935 V。

该工作的另一项重要内容是，研究了传统p型氮化镓栅HEMT以及北大团队提出的（栅漏间距为17μm到77μm的）超结HEMT的击穿电压特性。研究中，采用n型柱与p型柱宽度分别为5μm和4μm的电荷平衡超结HEMT作为对象。

研究发现，传统p型氮化镓栅HEMT的平均击穿电场（即阻断电压除以栅漏间距）仅为0.91 MV/cm，其最高击穿电压为6,965 V。

相比之下，电荷平衡超结HEMT表现出了更优异的性能。它们实现了1.55 MV/cm的超高平均击穿电场（该数值来源于栅漏间距42μm器件所记录的6,525 V击穿电压）。更引人注目的是，栅漏间距77μm的超结HEMT，其击穿电压超过了10 kV——基于线性外推，预计可达11,935 V。这是首次在实验中实现击穿电压超过10 kV的增强型p型氮化镓栅HEMT，标志着横向氮化镓功率器件在高压应用领域取得了一项重要的技术突破。

击穿电压的大幅提升，为千伏级器件的栅漏间距缩减创造了可能。这不仅能同步实现更低的比导通电阻，还能使有源区面积相比传统设计减少20%-40%。

更为关键的是，数值模拟表明，电荷平衡超结HEMT优化了电场分布，在同等阻断电压下呈现出更低的峰值电场强度。得益于这一改进，超结HEMT有望在高压下展现出更强的可靠性，使其在应对热电子效应、高温反向偏压应力以及电流崩塌等问题时，展现出更优异的鲁棒性。

图4. 在承受6.5 kV漏极应力后，超结HEMT获得了1.5的超低动态导通电阻与静态导通电阻比值。

性能提升

所提出的超结HEMT具有一个独特优势：n型柱和p型柱下方的2DEG均能参与导电。这与传统的硅基超结MOSFET不同，后者仅有n型柱参与导电。

在导通状态下，当p型柱直接与p型氮化镓栅相连时，可通过场效应在p型柱下方诱导产生2DEG。根据传输线法测量结果，n型柱和p型柱下方的薄层电阻分别为416 Ω/sq和411 Ω/sq。因此，超结HEMT的导通电阻并未出现退化。所制造的栅漏间距为77μm的超结HEMT，在漏极电流密度为10 uA/mm条件下阈值电压为0.9 V，满足电力系统对增强型操作的要求。在漏源电压1 V、栅源电压3.5 V条件下，导通电阻为36.4 Ω·mm，对应的比导通电阻为32.03 mΩ·cm2。

对于传统氮化镓HEMT，其弱点之一是因本征陷阱诱导的负电荷存储而导致的动态导通电阻退化，这会引发意外功率损耗。

值得注意的是，这个问题在超结HEMT中得到了有效解决。这主要得益于两方面因素的结合：一是p型柱上方的表面陷阱被p型柱中的空穴有效屏蔽；二是陷阱的恢复过程因空穴注入/复合而显著加速。因此，栅漏间距77μm的超结HEMT在承受高达6500 V关态应力后，动态导通电阻与静态导通电阻比值仅为1.50，处于极低水平。

基于以上结果，可以得出结论：所提出的超结HEMT具备更高的稳定性和可靠性，在千伏级应用中潜力巨大。该研究首次报道了氮化镓功率HEMT在高达6.5千伏漏极应力下的动态导通电阻特性。这一成果为氮化镓晶体管在超高压领域的应用铺平了道路，结果证实所提出的超结HEMT技术克服了实用化千伏级氮化镓器件面临的关键可靠性障碍。

图5. 超结HEMT与最先进的高压（超过2 kV）氮化镓功率晶体管在比导通电阻随击穿电压变化方面的性能对比。

与最先进的高压氮化镓功率HEMT相比，超结HEMT展现了顶尖的性能表现。在栅漏间距42μm时，其品质因数达到3.81 GW/cm2。对于栅漏间距77μm的器件，在保持32.03 mΩ·cm2比导通电阻的同时，实现了超过10 kV的阻断电压。据此推算的品质因数高达4.45 GW·cm2——这一里程碑式的成就，重新定义了增强型氮化镓HEMT的性能边界。

更重要的是，超结HEMT与传统器件制造工艺高度兼容，有利于开发高压集成平台。这些进展是弥合超高压氮化镓技术领域中理论材料潜力与实际器件性能之间差距的关键一步。

[1]https://compoundsemiconductor.net/article/122574/Giving_GaN_a_superjunction

[2] J. Yang, et al., "10-kV E-mode GaN lateral superjunction transistor," IEDM, Sec 25-3, 2024.

[3] J. Yang, et al., "Charge balance design of 1200-V E-mode p-GaN gate HEMT toward enhanced breakdown voltage and dynamic stability," IEEE Electron Device Lett., 46, p. 636, 2025.

文章来源：Compound Semiconductor Magazine ，联盟编译整理

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。