随着电力在更多应用中取代化石燃料，系统设计人员需要能够同时处理更高源极电压以及更苛刻的短路和过压尖峰的开关和功率变换器。

宽禁带半导体，例如氮化镓（GaN），对器件设计人员特别有吸引力，因为它们更高的击穿强度和更高的热导率支持高功率密度应用。尽管如此，它们耐受常见故障条件的能力仍相对未受检验。

氮化镓功率器件的基本构建单元——高电子迁移率晶体管（HEMT），依赖于GaN/AlGaN异质结构。在两种材料之间界面处的晶格应变导致了能带结构中的不连续性。结果，形成了一个二维电子气（2DEG）。载流子在此层内具有极高的迁移率——超过 1,500 cm2/V⋅sec——但在该层之外迁移率极低。在没有外部偏置的情况下，2DEG形成了一条导电路径。

因此，最基本形式的HEMT是常开型、耗尽型的器件。常闭型、增强型工作模式在硅逻辑中更受欢迎以减少功耗。在功率器件中，它对于安全工作至关重要。几种不同的设计已经实现了增强型工作模式。最成功的方法之一是使用镁掺杂的p-GaN栅极。它抬高了势垒层的表面势，即使在零偏置下也能耗尽栅极区域的2DEG。

因为GaN/AlGaN异质结构依赖晶格应变来束缚2DEG，所以精细的应变工程对于成功制造GaN功率器件至关重要。为了在硅上实现高质量且无裂纹或位错的超晶格，制造厂商通常使用渐变AlGaN缓冲层，随后沉积器件结构。这一要求反过来意味着大多数GaN功率器件使用横向结构和水平沟道。在硅和SiC功率器件中经常看到的垂直沟道在GaN中更难实现。

如果说器件级的GaN自身就很难制造，那么与其他材料集成则更加困难。然而，正如英特尔代工厂（Intel Foundry）的Han Wui Then及其同事所解释的那样，这恰恰是许多应用所需要的。英特尔代工厂团队展示了一个基于硅上氮化镓的芯粒（chiplet）平台，用于低压、高密度电力电子。

通过缩短电路元件之间的距离，芯粒提供了更低的电阻损耗和更快的开关速度。另一方面，为了最小化电阻损耗并最大化散热，芯粒的厚度应该远小于50微米。此外，硅电路元件需要与GaN元件驻留在同一晶圆上。没有空间容纳一个用于控制器电路和类似组件的独立的CMOS伴生晶圆。

为了解决GaN质量与硅质量之间的折中问题，该研究将硅PMOS层转移到了GaN N-MOS HEMT上，并采用了统一的工艺设计套件。他们展示了完整的片上电路库，包括多路复用器、反相器和环形振荡器。[2] 据英特尔称，这些器件厚度为19微米，是世界上最薄的GaN芯粒。

图1：显示GaN N-MOS HEMT与硅PMOS单片集成的TEM显微照片。

隔离与集成

虽然提高器件密度可以减少电阻损耗，但它使器件之间的隔离变得更加困难。当器件共享一个公共源极端子或通过公共衬底进行背栅偏置时，防止串扰特别困难。

例如，半桥电路（一种基本的电力电子元件）具有一个高侧开关和一个低侧开关，它们具有不同的源极端子。当高侧开关导通时，该节点连接到正电源线。当低侧开关导通时，该节点连接到地。SOI和其他工程衬底可以为每个晶体管提供独立的“岛”，但增加了成本和设计复杂度。同样，双向开关频繁用于各种功率变换器中。当两个源极端子共享一个衬底时，串扰会恶化器件电阻。同样，有源衬底控制电路会增加成本和设计复杂度。

香港科技大学的吴政（音译，Zheng Wu）及其同事试图通过在同一异质结构中构建两个2DEG沟道来解决这一问题。它们的结构使用了两个AlN/GaN对（图2），顶部有一个AlGaN层和一个p-GaN栅极。堆栈中间的AlN层创建了一个空穴扩散沟道，阻挡了垂直空穴传输。从p-GaN栅极注入的空穴被扫到该层并复合消失，从而抑制了串扰。

图2：双沟道功率集成平台的截面图和能带图示意图。

虽然串扰是一个严重的问题，但工业应用的功率器件也需要能够耐受短路和过压条件。香港大学的一个研究小组提出，背栅效应可能会通过减轻沿沟道的电流拥挤来提高短路韧性。他们的双向开关器件能够承受重复的30微秒短路，远超典型设计所要求的10微秒。他们的器件共享一个公共衬底。相比之下，具有独立衬底的混合器件其短路韧性要低得多。

可靠性与界面质量

GaN/AlN界面对GaN器件性能的其他方面也至关重要。当这些层通过MOVPE（金属有机气相外延）沉积时，无意识的碳引入到GaN层中可能会导致两种材料之间出现AlGaN梯度。

旭化成公司（Asahi Kasei Corp.）的T. Lee及其同事通过使用三乙基镓代替三甲基镓作为镓前驱体，抑制了碳的引入，在此过程中他们将2DEG密度几乎翻了一番，并将片电阻降低了近4倍。在AlN势垒层中刻蚀出凹槽进一步通过降低接触电阻改善了器件。

高电场条件，例如短路和过压事件，会加速沟道电子。这些“热”电子特别会给器件的访问区域施加应力。根据南方科技大学（中国深圳）陈浩浩（音译）的说法，镁在用作p-GaN掺杂剂时，会扩散到AlGaN势垒层中，并在那里表现为深能级陷阱。陈的团队使用带有二氧化硅掩膜层的选择性外延，在所需区域沉积p-GaN，而不损坏下层的AlGaN层。他们的器件展示了495 V的击穿电压，相比之下，常规HEMT器件为321 V。使用选择性外延的器件还显示出改善的应力可靠性和短路鲁棒性。

在过压条件下，GaN HEMT会遭受破坏性的击穿失效。垂直硅和SiC器件能够通过非破坏性的雪崩击穿来耐受过压尖峰。横向GaN HEMT则倾向于发生破坏性击穿。婧婧宇（音译，Jingjing Yu）及其同事提出，在没有PN结的情况下，器件可能无法有效移除由碰撞电离产生的载流子。作为替代解决方案，他们使用减薄的p-GaN层来定义一个穿通栅。（图3）在关断状态下，耗尽区从漏极侧开始并向源极侧扩展。一旦该层被完全耗尽，电流就可以穿通到2DEG层，从而允许非破坏性失效。

图3：提出的穿通型HEMT设计及横截面。

结论

基于GaN的功率器件现在是消费电子充电器等低压应用的首选技术。相反，工业应用呈现出严苛得多的应力环境，需要对短路和高压瞬态具有韧性。解决方案正以创新器件设计和工艺优化的形式涌现，但仍有许多工作要做。

参考链接

https://semiengineering.com/gan-power-devices-power-up/

（来源：semiengineering）

信息来源：半导体芯闻

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。