宽禁带科技论|石溪大学团队绘制SiC薄膜原子级生长机理：衬底温度与斜切角调控缺陷与应 ...

近日，纽约州立大学石溪分校onsemi宽禁带材料研究中心团队在《Journal of Applied Physics》发表封面论文"Mechanisms of nucleation, dislocation formation, and stress evolution during atomistic growth of SiC films on miscut 4H-SiC substrates"，并被选为“Editors' Pick”，通过原子级分子动力学模拟揭示了SiC薄膜在斜切4H-SiC衬底上成核、位错形成和应力演化的微观机制。研究发现衬底温度和斜切角是控制缺陷形成和应力演化的关键物理参数，2°斜切角衬底在高温下可获得最低的位错密度与残余应力组合，为优化低缺陷SiC薄膜生长提供了原子级蓝图。

研究背景

碳化硅（SiC）拥有一系列独特的物理性质，包括宽禁带能量、高热导率、高击穿电场和高饱和电子漂移速度，使其在汽车、储能、半导体二极管、功率晶体管乃至量子计算等领域具有广泛的应用前景。然而，所有上述应用都需要高质量的SiC晶圆和晶锭，因此晶体生长过程对于发挥SiC的性能至关重要。

由于SiC通常在2300–2800 K高温下的准封闭石墨坩埚中生长，在反应器中实时监测和控制物理化学参数极其困难，即便经过数十年的实验发展，连接生长条件与缺陷形成和应力演化的原子尺度机制仍未被完全理解。分子动力学模拟能够准确预测晶体生长过程和缺陷形成，同时分析SiC晶体在生长阶段的物理、力学和化学行为。 此前，衬底斜切角在原子尺度生长机制、缺陷形成和应力演化中的作用尚未被系统研究。

图文解读

1. 薄膜结构与表面形貌

图1 不同衬底温度和斜切角下SiC薄膜的三维结构快照

图1展示了在不同衬底温度（2200 K、2300 K、2400 K）和斜切角（0°、2°、4°、8°）下沉积60 ns后的SiC薄膜结构。原子按结构类型着色，衬底原子为灰色。对于θ=0°、T=2200 K，薄膜表面存在约3 nm厚的非晶层，同时可见立方和六方原子。当衬底温度升高100 K至2300 K时，表面非晶层厚度减半至约1 nm，六方原子数量明显增加；T=2400 K时非晶层厚度进一步减至0.5 nm，薄膜表面几乎完全被六方结构覆盖。 引入2°斜切角后，T=2200 K时非晶层厚度仅为0.8 nm，约为θ=0°时的四分之一，表明晶体生长速率对衬底斜切角高度敏感。4°斜切角在T=2400 K下的截面插图显示，沉积材料主要采用2H-SiC多型体，而两个原子层厚的立方SiC区域局部改变堆垛顺序，导致4H-SiC多型体的形成。当斜切角增至8°时，非晶层厚度反而增加至2 nm，说明较大斜切角会显著减缓结晶速率。

图2 薄膜表面的三维等高线图

图2以三维等高线图呈现了额外10 ns平衡后薄膜表面的形貌，红色等高线代表最高点（峰），蓝色代表最低点（谷）。θ=0°时表面覆盖大面积峰区，表面明显不平整；引入2°斜切角后表面不平整度降低。表面粗糙度定量计算显示，θ=0°时粗糙度最大且在各温度下几乎恒定（约0.32 nm），而θ=2°时粗糙度降低约25%，峰谷高度从约2.0 nm降至约1.5 nm。 8°斜切角时表面形貌显著不同，主要被谷区覆盖。结果表明表面形貌对衬底斜切角有强烈依赖，而温度的影响较温和。

2. 成核、生长与缺陷形成机理

图3 沉积初期的成核与生长过程

图3展示了T=2400 K下不同斜切角衬底在沉积初期的原子结构演化。t=1 ns时，沉积原子尚未完全覆盖衬底表面，未形成SiC晶体，表面仅存在非晶SiC和第二近邻4H-SiC吸附原子。t=5 ns时，衬底表面被沉积原子完全覆盖，2H-SiC晶体在衬底-薄膜界面处成核，而薄膜表面仍保持无序。 t=10 ns时，六方SiC晶体从衬底-薄膜界面向薄膜表面均匀生长，薄膜表面除非晶和六方原子外开始出现局域立方SiC原子排列。

晶体成核仅在衬底表面被非晶吸附原子层完全覆盖后才发生，随后通过原子重排生长。 这正是沉积初期非晶SiC比例先增加后降低的原因——更多的非晶SiC原子需要沉积到薄膜表面以驱动晶体生长。当沉积原子因其他原子的阻碍而无法扩散到低能区域形成六方结构时，原子会改变晶体的堆垛顺序，从而在六方结构薄膜中产生立方SiC区域。

3. 位错演化与温度效应

图4 不同条件下薄膜中的位错线分布

图4中，位错通过Ovito的位错提取算法（DXA）识别，棕色和绿色位错段的Burgers矢量分别为1/3⟨1100⟩和1/3⟨1120⟩，青色为⟨0001⟩。原子被隐去以便观察，衬底原子为灰色。θ=0°、T=2200 K时薄膜内存在大量各类位错段；温度升高至2400 K时位错段数量大幅减少，仅剩Burgers矢量为1/3⟨1100⟩的少数位错。引入2°斜切角后，位错段在靠近衬底表面处形成且视觉上更长，说明小斜切角显著减少了薄膜中的点缺陷。 4°和8°斜切角下位错段数量进一步减少。

图5 位错密度随沉积时间的变化

图5量化了薄膜中的位错密度随沉积时间的变化。T=2200 K时，θ=2°表现出最大的位错密度，θ=4°和θ=8°的位错密度增加到最大值1.5×1016 m-2后保持不变。T=2300 K时位错密度较2200 K降低约1.5倍。 T=2400 K时，θ=0°的位错密度在t=35 ns前保持恒定，之后增加至1.4×1016 m-2后逐渐下降；θ=2°的位错密度在整个沉积过程中几乎恒定在0.4×1016 m-2。θ=8°在T=2400 K下初期位错密度先增后减，归因于高温驱动位错运动使其湮灭。 总体而言，位错密度随沉积时间增加而增加，而升高温度显著降低位错密度。8°斜切角在所有温度下均表现出最低的位错密度。

4. 残余应力演化

图6 薄膜中层分辨平均残余应力的三维分布

图6将薄膜离散为0.25 nm层（约一个Si-C双分子层高度），分辨出交替的拉应力（红色）和压应力（蓝色）的周期性振荡。θ=0°、T=2200 K时呈现高度有序的交替应力带；T=2400 K时应力分布更均匀，拉应力区域仍存在于表面附近，但应力带数量减少。引入2°斜切角后，生长对称性被打破，应力分布更不规则；8°斜切角下薄膜表面主要为压应力，层状应力振荡基本消失。

图7 体积平均残余应力随沉积时间的变化

图7显示沉积薄膜呈现张应力，随薄膜厚度增加而单调增加。T=2200 K时，θ=8°表现出最大残余应力（约1.15 GPa）；升高温度100 K使应力幅值降低约10%。 T=2400 K时，θ=2°在沉积初期应力最大，但沉积结束时反而最小，进一步证明小斜切角衬底更适宜高温生长条件。θ=8°在所有温度下始终表现出最大残余应力，源于衬底-薄膜界面处晶格失配的几何投影。 张应力的起源是非平衡生长过程中受约束的晶格结合以及薄膜增厚时局域原子重排的不完全弛豫。

结论与展望

（1）晶体成核仅在衬底表面被非晶吸附原子层完全覆盖后才发生，随后通过原子重排从衬底-薄膜界面向薄膜表面生长。

（2）升高衬底温度可增强原子迁移率，加速结晶、减小非晶层厚度并促进位错湮灭。 立方堆垛层错在表面迁移率受限时形成，揭示了温度、扩散与多型体演化之间的机理联系。

（3）位错密度随温度升高显著降低，2°斜切角衬底在高温下表现出最低的位错密度与残余应力组合。 8°斜切角在所有温度下残余应力最大，而4°与0°斜切角表现出相似的残余应力水平。

（4）沉积薄膜呈现张应力，随沉积时间单调增加，温度每升高100 K应力幅值降低约10%。

该研究为优化4H-SiC薄膜的微观结构、减少缺陷和残余应力提供了原子尺度的机理认识，对宽禁带半导体器件性能的提升具有直接指导意义。正如Michael Dudley教授所言，这项工作为优化低缺陷SiC薄膜生长提供了原子级蓝图。

原文链接：

Kevin W. Kayang, Balaji Raghothamachar, Michael Dudley, Dilip Gersappe; Mechanisms of nucleation, dislocation formation, and stress evolution during atomistic growth of SiC films on miscut 4H-SiC substrates. J. Appl. Phys. 28 June 2026; 139 (24): 245302. https://doi.org/10.1063/5.0324186

*声明：本文由联盟编辑整理，笔者水平有限，理解与转述可能存在不准确之处，欢迎各位读者留言指正，共同交流学习。感谢阅读！