超结概念在宽禁带功率器件中的最新应用进展显示出改善基本器件性能指标的潜力。尽管垂直GaN器件的规模化制造平台仍面临重大挑战，本文总结了垂直GaN超结肖特基二极管的研究工作，该工作可为后续开发和最终量产奠定基础。

宽禁带半导体中的超结

超结功率器件基于漂移区电荷平衡原理。在垂直器件中，交替的n型和p型掺杂柱实现电荷平衡，使得耗尽可以在更低的电压下发生，从而扩展器件的击穿电压。采用这种方法，漂移区掺杂浓度得以提高，从而在给定击穿电压下实现更低的比导通电阻。超结器件的关键优势在于，比导通电阻可与击穿电压呈线性关系，而非传统一维器件中的近似平方律关系。

垂直硅基超结MOSFET已量产多年，并通过掺杂柱间距的微缩持续改善性能指标。垂直碳化硅超结肖特基二极管和MOSFET也已通过多次外延（沟槽填充）选择性生长以及高能注入等方式实现，其比导通电阻/击穿电压指标优于传统器件。与MOSFET的其他电阻分量（如沟道电阻和衬底电阻）相比，更低的漂移区电阻使得碳化硅超结MOSFET的净导通电阻温度系数显著降低，这是其在高温下的一个关键优势。碳化硅面临的一个重大挑战是注入离子在SiC中的射程较浅，以及多次外延生长中的缺陷导致过大漏电流。

横向GaN HEMT在700V以下的高频开关应用中相比硅和碳化硅具有多项优势。向更高功率和电压的扩展可借助超结概念实现。事实上，多种横向超结GaN器件（包括二极管和HEMT）已被验证。然而，p型外延再生长仍然是一个艰巨的挑战——在GaN超结结构中，实现具有良好掺杂激活、低缺陷密度和平滑界面的电荷平衡极为困难。垂直GaN功率器件还面临大直径、低缺陷密度GaN衬底供应不足的挑战。以下深入探讨首次展示的垂直超结GaN肖特基二极管。

垂直GaN超结肖特基二极管

美国弗吉尼亚理工大学CPES的Ming Xiao等人开发了一款千伏级GaN基垂直二极管。通过采用异质结器件结构，利用p型掺杂的氧化镍来替代GaN中的p型掺杂层，可以缓解在GaN和氧化镓等超宽禁带材料中制造可量产p型掺杂层所面临的难题。

NiO可以通过溅射沉积的方式共形覆盖在图案化的GaN结构上，且具有高空穴掺杂浓度，能够形成低接触电阻的p⁺掺杂区域。与GaN良好的能带对准降低了界面陷阱密度，从而实现了稳定的器件特性。

在本研究中，垂直二极管在2英寸GaN衬底上制备，采用MOCVD生长图1所示的外延层。

图1：GaN/NiO超结肖特基二极管的截面示意图

电荷平衡通过精确控制漂移区的层厚和掺杂浓度来实现，满足以下方程：

其中ND和Wn分别为施主掺杂浓度和横向宽度，NA和Wp分别为受主掺杂浓度和沿n-GaN区沟槽侧壁的NiO宽度。

该器件在蓝宝石衬底上的半垂直版本也同时制备，并制作了不带NiO层的标准单极肖特基二极管作为对比。

生长后的外延层在8μm厚的n-GaN漂移区上方包含一层p-GaN层。该层的重要功能是形成原生GaN p-n结，使峰值电场在此处产生，而非在NiO-GaN异质结界面。

器件制备从形成Ni/Au条状p-GaN欧姆接触开始。采用厚Ni层作为后续刻蚀的金属掩模。这些条状电极的间距决定了所需的沟槽间距，该间距至少为2×Wp，以容纳对向侧壁上的NiO沉积。接触条电极的宽度定义了Wn，范围为1-3μm。在这些阳极接触条上方采用Al/Ni金属掩模来图案化台面以定义整体结构。台面刻蚀至n⁺-GaN衬底后，沉积SiO₂以横向填充相邻器件之间的间隙。随后沉积另一层金属掩模并进行刻蚀，以暴露阳极接触条顶部以及这些条之间的暴露p-GaN区域。

接下来，以厚Ni为金属掩模，在p-GaN/n-GaN层中刻蚀沟槽。沟槽长度定义了超结长度，设定为6μm。刻蚀后的TMAH处理有助于修复等离子体损伤，确保侧壁光滑。

随后形成阳极和阴极焊盘接触，然后沉积NiO。研究发现，Wp为0.23μm时可在间隙S中形成共形覆盖。该间隙S因此仅被NiO部分填充。TCAD模拟证实，这种部分填充可实现均匀的横向电场。

NiO中NA的控制通过溅射过程中的氧分压来实现。目标NA为4.3×101⁷/cm3，在Wp为0.23μm、Wn为2.5μm时，以ND为8×101⁶/cm3实现电荷平衡。NiO溅射后在225°C下退火完成工艺。注意，阳极接触条水平接触p-GaN层，垂直接触p-NiO层。与NiO的良好接触对器件工作至关重要。