SiC器件准静态C-V测量：径用施加电流法提升稳定性并分析界面电荷

基于Keithley 4200A-SCS与Clarius软件的Force-I QSCV方法解析

简介

电容 - 电压 (C-V) 测量被用于分析半导体材料以及半导体器件制造过程，尤其在表征金属 - 氧化物 - 半导体(MOS) 方面。从 C-V 数据中可以提取出许多 MOS 器件特性，包括氧化物中的移动电荷、氧化物电容、界面陷阱、掺杂分布、平带电压、掺杂浓度、少数载流子寿命以及输入 / 输出电容等。

现有的准静态 C-V 解决方案通常涉及使用源测量单元(SMU) 施加电压并测量电流。这些技术在传统的硅 MOS 器件上可能有效。然而，对于碳化硅 (SiC)MOS 器件，较高的电容使得这些电流表技术难以使用，因为较高的电容可能导致结果不稳定。

为避免准静态方法中测量电流和步进电压所带来的问题，吉时利 4200A-SCS 参数分析仪采用了施加电流测准静态 C-V(Force-I QSCV) 技术。该方法施加电流，测量电压和时间，并推导出电容。

在 SiC 功率 MOS 器件上使用

Force-I QSCV 技术的一些优点

● 仅需要一个带前置放大器的 SMU（其他方法需要两个）。

● 施加电流比施加电压方法更快。

● 向被测器件（DUT）施加恒定直流电流可实现稳态条件，这与可能导致测量设备动态变化的电压步进不同。

● 测量电压：避免了使用低输出阻抗模式的仪器推导电容时的不稳定性问题。

● 根据以下公式计算电容：

● 执行开路校准。

● 校准泄漏。

● 提供与使用吉时利 595 准静态 C-V 表进行 C-V 测量相似的结果。

● 研究是否可以使用正向和反向曲线提取 DIT。

● 该技术适用于大于 20 pF 的较大电容。

从 Clarius V1.14 软件版本开始，执行 Force-I QSCV 技术的测试已包含在吉时利 4200A-SCS 附带的 Clarius 软件中。这些测试是 4200A-SCS Clarius 软件套件提供的很多测试库中的一部分。运行 Clarius 中的 Force-I QSCV 测试需要一个带前置放大器的 SMU。

三步完成正向和反向准静态C-V扫描

进行SiC功率MOSFET测试时，SMU的Force HI端连接器件栅极，Force LO端连接短接在一起的漏极和源极。完整测试由三个步骤构成。

■ SMU施加恒定正电流，将器件从初始电压充电到用户设置的最大电压VMax。这一步主要用于器件预充电，采集的数据不用于电容计算。

■ 当电压达到VMax后，电流极性变为负电流。SMU持续测量电压，直到器件电压下降到VMin，并由这一过程推导出反向C-V曲线Cr。

■ 电流再次变为正电流，器件电压从VMin上升至VMax，由此得到正向C-V曲线Cf。

通过施加正负恒定电流，可以在一次测试流程中获得器件的正向和反向准静态C-V数据。正反向曲线之间出现的电压偏移、迟滞或局部峰值，还可以进一步反映器件内部电荷变化。

图1：Force-I QSCV通过施加正负恒定电流并测量电压随时间的变化，分别获得SiC MOSFET的反向和正向C-V曲线

在Clarius中建立Force-I QSCV测试

从Clarius V1.14开始，Force-I QSCV测试已包含在4200A-SCS附带的软件测试库中。

用户可以在Clarius测试库中搜索“force-I QSCV”或“qscv”，并根据测试对象选择：

• sic-mosfet-force-i-qscv，用于SiC MOSFET；

• sic-moscap-force-i-qscv，用于SiC MOS电容。

用户也可以通过UTM自定义测试，并调用QSCVulib用户库中的force_current_CV模块，建立适用于其他器件的测试项目。

在配置界面中，主要需要设置SMU、施加电流、限压、最大和最小测试电压、最大测试时间、PLC积分时间等参数。同时，还可以根据测试需求启用漏电校准、电容偏移和开路补偿。

图2：Clarius软件集成了SiC MOSFET及MOS电容的Force-I QSCV测试库，并支持测试电流、扫描电压、PLC及校准方式配置

施加电流不是越大越好

对于SiC MOSFET，测试电流通常位于数百皮安至纳安范围。测试电流过低，器件充放电速度较慢，整个测量过程可能持续很长时间；测试电流过高，则可能仅采集少量数据点便达到限压，使测试提前终止。可将测试电流初步设置为待测最大电容数值的大约三分之一。例如，若预计最大电容约为2.4nF，则可以从约800pA的施加电流开始测试，再根据结果进行调整。

PLC决定噪声与测试速度的平衡

PLC参数用于调整测量积分时间，可以设置在0.01至10之间，原文建议通常使用1至6。增加PLC可以降低噪声，但也会延长测试时间，并改变相邻测量点之间的电压步长。为了获得较好的曲线分辨率，电压步长建议保持在50至100 mV之间。

由于Force-I QSCV需要测量很小的电荷，对器件和测试连接进行静电屏蔽也非常重要。该方法的最小可测电容约为10至20 pF，但更适合电容处于nF范围的SiC器件。

漏电与测试夹具电容如何影响测试结果？

在理想情况下，SMU施加的电流主要用于器件电容充放电。但实际SiC器件可能存在一定漏电流。如果漏电流在总施加电流中的占比过高，直接计算得到的电容便会产生误差。

Clarius提供漏电校准功能。启用后，软件首先利用恒定电流生成正向和反向C-V曲线，然后在对应电压点测量漏电流，最后根据测得的漏电流校正电容结果。

需要注意的是，用于器件充放电的位移电流必须高于漏电流，否则无法可靠完成校准。若校准后的曲线仍然存在较明显噪声，可以适当提高施加电流后重新测试。经过校准后，正向和反向曲线的整体关系更加清晰，能够降低漏电对结果的影响。

未进行漏电校准的正向和反向C-V曲线

进行漏电校准后的正向和反向C-V曲线

图3：对每个电压点的漏电流进行测量和校正，可以降低器件漏电对Force-I QSCV结果的影响。

除了器件漏电，电缆、测试夹具和探针自身的寄生电容也会给测试结果带来固定偏移。Clarius提供电容偏移和开路补偿功能。执行开路补偿时，需要先移除DUT或抬起探针，在开路状态下测得测试系统的平均寄生电容；重新连接器件后，软件再从后续结果中减去该偏移。不过，对于电容达到nF量级的SiC器件，电缆和夹具通常只有数十pF，因此开路补偿不一定总是必要。是否启用应根据器件电容和所需测试精度确定。

漏电与测试夹具电容如何影响测试结果？

完成测试后，Clarius分析界面会同时显示两类结果：

左侧为器件电压随时间变化的曲线，可以看到从VMax下降到VMin，再重新回到VMax的完整扫描过程；右侧为推导得到的反向和正向C-V曲线。测试示例采用8×10⁻1⁰ A的施加电流和4 PLC，获得的电压步长接近80 mV。结果显示，正向和反向曲线之间存在明显的电压偏移和局部峰值。

这些现象并不一定是测量错误。它们可能与器件内部陷阱电荷、可动离子电荷或器件结构相关的电荷移动有关。

图4：Clarius可同时显示电压随时间的变化以及正向、反向准静态C-V曲线，便于观察扫描迟滞和局部峰值。

Force-I QSCV测量结果是否可靠？

为了验证Force-I QSCV方法，将其结果分别与Keithley 595准静态C-V表和高频C-V测量进行了比较。

Keithley 595采用反馈电荷方法推导电容，过去曾广泛用于准静态C-V测量。在SiC MOS电容上，595和Force-I QSCV方法获得的正向及反向曲线基本重合。

在封装SiC MOSFET测试中，两种方法得到的曲线同样具有较好的相关性，并且Force-I QSCV曲线表现出更低的噪声。

图5：Force-I QSCV与Keithley 595准静态C-V结果具有良好相关性，并在该封装SiC MOSFET示例中表现出更低噪声。

通过使用4200A-SCS的4215-CVU电容电压单元进行了高频C-V测试。准静态正向和反向曲线中的电压偏移和局部峰值，在高频C-V曲线中并未出现。这说明准静态与高频C-V观察到的器件响应并不完全相同，两种方法能够从不同角度反映器件特性。

图6：高频C-V曲线中未出现准静态扫描所观察到的偏移和局部峰值，反映不同测试频率下的器件响应差异。

利用正反向扫描分析内部电荷与界面陷阱

Force-I QSCV的价值不仅是获得一条准静态C-V曲线，还在于它能够准确记录施加给器件的总电荷，并同时获取正向和反向扫描数据。对于SiC MOSFET，器件内部电荷会造成正向和反向曲线在栅极电压轴上发生偏移。直接在相同栅极电压Vg下比较两条曲线，并不能准确反映SiC/SiO₂界面的状态。

因此，将正向和反向C-V曲线转换为表面电势Vs的函数：

Vs = Vg - Vox

其中：

Vox = Q/Cox

Vg为栅极端电压，Q为SMU提供给器件的总电荷，Cox为氧化层电容。

通过扣除氧化层上的电压，可以校准正反向曲线之间由内部电荷造成的整体电压偏移，使两条曲线能够在相同表面电势下进行比较。

带表面电势Vs的SiC MOS器件连接及电压关系

正反向电容随界面电压变化的曲线

图7：将C-V曲线从栅极电压转换为表面电势，有助于校正SiC MOS器件内部电荷引起的电压偏移

在相同表面电势下对正向和反向电容进行插值后，再从测得电容中去除氧化层电容Cox，可以获得更直接反映器件界面响应的电容分量。最后，根据校正后的正向和反向曲线差异，可以计算由陷阱电荷引起的界面陷阱电容CIT，并进一步推导界面陷阱密度DIT。

图8：正向和反向准静态C-V曲线的差分分析，为提取SiC MOS器件的界面陷阱电容和界面陷阱密度提供了直接路径

需要注意的是，原文同时指出，对于SiC MOS电容的DIT测量，通常还需要结合高频和低频数据，并确保两类测试使用相同的电压差。作者仍在继续研究利用Force-I QSCV提取SiC MOS电容和MOSFET DIT的方法，因此正式传播时不建议将其描述为适用于所有器件的成熟标准化流程。

结语

Force-I QSCV为SiC MOS器件的准静态C-V测量提供了一种不同于传统电压步进方法的测试路径。通过一个带前置放大器的SMU施加正负恒定电流，4200A-SCS可以获取器件电压随时间的变化，并推导正向和反向C-V曲线。恒定电流有助于使测试系统保持稳定，并能够准确记录提供给器件的总电荷。

结合Clarius内置测试库、漏电校准、开路补偿和参数分析功能，工程师不仅能够获得SiC MOSFET和MOS电容的准静态C-V特性，还可以进一步观察正反向扫描之间的偏移和峰值，分析器件内部电荷，并探索界面陷阱密度的提取。

测试结果还表明，Force-I QSCV与Keithley 595准静态C-V方法具有良好的结果相关性，并能够与4215-CVU高频C-V测量形成互补，为SiC器件的材料研究、工艺优化和可靠性分析提供更加完整的数据基础。

信息来源：泰克科技

注：本文由作者原创,由联盟编辑整理。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。