观察｜SiC路线之争何时终局？汉磊：平面路线投票+1

9月21日，汉磊宣布推出新一代Gen5 SiC DMOS技术平台，透过通道工程及结构微缩，进一步降低导通电阻并提高功率密度，锁定电动车、AI资料中心800V高压直流供电、储能及智慧电网等应用。

汉磊表示，新一代Gen5 SiC DMOS平台，将单元间距（Cell Pitch）微缩至3.3μm，单位面积导通电阻（Ron,sp）降至2.2～2.3mΩ-cm2，导通损耗较前一代降低12％，整体元件效能提升约15％。随晶片功率密度提高，可在相同晶片面积下降低发热量，亦可缩小晶片尺寸，有助客户降低散热设计复杂度及系统物料成本。

量产能力也是此次技术升级重点。汉磊指出，Gen5延续平面型（Planar）架构，在闸极氧化层可靠度及短路耐受时间（SCWT）方面维持优势，目前1,200V产品晶圆测试（CP）良率已稳定突破90％，兼顾效能、可靠度及量产成本竞争力。

新闻稿里，好像最显眼的数字是cell pitch 3.3μm。

跟踪这个行业两年以上的人，看到这个数字大概会皱一下眉。2026年的今天，平面型SiC做到3μm以下的厂商两只手数不完。拿它当亮点写进标题，要么是想藏拙，要么是根本没打算在参数上争。

我倾向于后者。汉磊真正想讲的是另外两个数：1200V晶圆测试良率稳定突破90%，以及那句"延续平面型架构"。

一个讲钱，一个讲立场。参数表上找不到的东西，才是这次发布的正文。

今年的牌桌

2026年SiC行业的技术发布密得反常。从2月到9月几乎每月都有一张牌甩在桌上。按时间线捋一遍，每张牌的路数还都不一样。

捋一遍时间线：

2月，纳微先出手。第五代GeneSiC搞了个谁都没用过的结构"沟槽辅助平面"，TAP。栅极老老实实待在平面上，但在源极区域挖几道浅槽，不承担主电流，专门干电场管理的活。

官方说法是兼具平面的良率和沟槽的性能，FoM改善35%。业内私下叫它"作弊结构"。两种路线的便宜都想占。更耐人寻味的是7月的后续：美格纳直接把TAP技术授权买走了，拿去切高压和超高压市场。一套结构刚发布五个月就有人掏钱买授权，说明市场也认可这个折中方案本身。

4月，罗姆发布第五代。罗姆是全球第一个量产沟槽SiC的，2015年就把沟槽器件送上了产线，比英飞凌的CoolSiC还早。

第三代第四代都是双沟槽，栅极挖槽不够，源极也挖，电阻往死里压，是沟槽路线最激进的信徒。结果这一代画风突变：官方口径是"不再单纯依赖双沟槽结构"，转向元件结构的精细化改进和制造工艺优化，换来175°C高温下导通电阻降30%。

挖了十年沟的公司，在最该深挖的时候收了手。发布稿里对结构变化一笔带过，但沟槽在电阻上赢来的每一分，都在栅氧可靠性和良率上付着利息，这笔账算到最后，连最铁的沟槽派都开始重新打草稿。

6月最热闹。三菱电机发第五代沟槽，导通电阻比自家第四代再降25%，而且首发形式是裸芯片，直接点名给xEV主驱逆变器和电驱桥用——姿态很明确，沟槽性能要往集成度最高的电驱场景里扎。

Wolfspeed发Gen 5。刚从破产重组里爬出来的Wolfspeed，拿出的东西一点不像伤员：平面架构，175°C结温下1200V的芯片级比导通电阻压到3.4mΩ·cm2，750V做到2.0，还放话比市面同类1200V竞品效率最高提升27%。

注意这个"同类竞品"里是包括沟槽产品的。同时把结温能力拉到200°C连续工作、215°C有限寿命。负责功率器件的副总裁Adam Barkley还特意补了一句：Gen 5建立在客户熟悉的工艺基础上，验证更快、认证更快、上市更快。这话表面说给客户听，实际是给"平面已死"的论调一记回马枪。

博世同月出第三代沟槽，路子又是另一个方向：比导通电阻降20%之外，把芯片厚度削掉40%，磨到100微米。正面挖槽的空间越来越小时，博世选择在背面做文章——SiC晶圆又硬又脆，能安全磨到100微米本身就是工艺门槛，而衬底电阻和热阻的下降是实打实的。

9月轮到汉磊：损耗降12%，间距3.3μm，平面。

单看参数，汉磊像慢了半拍。但这里有个被参数表盖住的判断：这场比赛的计分规则换了，多数人还在按旧规则读比分。

平面极限，一个喊了五年的预言

行业里流传最广的说法是：平面型SiC的导通电阻已经逼近物理极限，JFET区电阻是无法逾越的屏障，未来属于沟槽。

对了一半。

JFET区确实是平面结构的先天税。电流从源极出来，必须挤过两个P型基区夹出的窄缝，这部分电阻沟槽结构里压根不存在——沟道竖起来了，缝没了。同样面积，沟槽天然多塞两三成沟道。这是几何问题，不是努力问题。

但"逼近极限"这个结论，藏着个很少有人追问的前提：逼近的是哪条极限？

平面微缩走的是根钢丝。间距缩小，JFET区变窄，电流夹得更狠，电阻反而回升；把缝放宽，栅氧扛的电场又上去了。每一代微缩，都是靠电流扩展层注入把电场峰值压下去一点，再换一点间距余量。所以平面的极限不是一堵墙，是个收益递减的坡。汉磊G4改善了20%，Gen5是12%，斜率变缓是真的。

但坡没到头。Wolfspeed刚用Gen 5证明平面架构还能再榨出东西，而且它对比的"市面同类竞品"里就包括沟槽。预言喊了五年，平面每年用工程手段把它往后推一年。

真正的问题从来不是"平面还能不能更小"，是"再小下去值不值"。

各家的选择，其实都不是技术选择

把主流厂商今年的动作摆在一起，会看出一个规律：选平面还是选沟槽，与其说是技术判断，不如说是各家资产负债表和验证资产共同决定的结果。只不过这笔账的具体科目，每家都不一样。

先看沟槽阵营——它内部的分化比阵营本身更值得读。

英飞凌是沟槽派里量产资历最老的，CoolSiC模块在车规主驱上跑了好几年，小米SU7 Max的1200V HybridPACK里装的就是它的沟槽芯片。但它的沟槽挖得很克制：非对称结构，只用一侧侧壁导电，另一侧整个做成P+保护区。

先挖一个槽，再亲手废掉一半，换来的是1200V器件8mΩ的封装级导通电阻和干净的栅氧可靠性记录。英飞凌选沟槽不是图激进，是它从硅基沟槽MOSFET时代就攒下的工艺家底，让"挖槽"这件事在它手里的风险比别人低一截。

罗姆是另一个极端。全球第一个量产沟槽SiC的就是它，双沟槽一路做到第四代。它的沟槽信仰，很大程度上是早年绑定大客户专用平台时立下的。既是技术路线，也是当年差异化的门票。所以今年第五代的收敛才格外值得读：一家靠沟槽起家的公司开始把重心挪回工艺优化，说明沟槽在电阻上赢来的每一分，都在栅氧和良率上付着利息，这笔账算到第五代，连最铁的沟槽派也开始重新打草稿。

博世选沟槽的逻辑又不同。它的SiC是Tier 1生意，主驱逆变器、电驱桥都是自己供自己的系统。芯片和模组在同一个验证体系里转，激进结构的试错成本在内部就消化掉了。加上8英寸产线2026年才开始起量，没有旧平面产线的摊销包袱，选沟槽几乎是零沉没成本的重新开局。

三菱和东芝则代表了沟槽派里最精明的两种卡位。三菱把沟槽重心押在3.3kV以上的高压等级——电压越高，漂移区电阻占比越大，沟槽消除JFET区的收益才真正盖得住栅氧和良率的代价，甜区选得极准。东芝5月开始出的1200V沟槽样品，首批直奔AI数据中心电源，刻意绕开车规认证那条又慢又贵的验证链。新架构先在对结构宽容度高的市场练级，等数据攒够了再回攻车规。

*各种SiC技术的横截面图 来源：Navitas Semiconductor

再看平面阵营。

守平面的三家IDM有个共性：手里的车规验证数据都是千万颗芯片、多年路试喂出来的，是整个行业里最难复制的资产。ST靠特斯拉吃了这么多年红利，第四代继续平面，"全面转沟槽"的传闻落了空，换结构等于把这份资产清零重跑。

安森美的M3e同样平面，今年拿了小米YU7的800V主驱，又跟蔚来、吉利签了下一代900V平台，官方话术一个结构字眼都不提，讲的是同一个逆变器壳体多输出20%功率、或者少用20%的SiC。

Wolfspeed更不用说，Gen 5的发布词通篇强调"客户熟悉的工艺基础"。

所以真实的格局不是"先进取代落后"，而是沟槽派每个人都在为结构的性能溢价找能消化它代价的场景，平面派每个人都在把验证资产往量产成本里变现。英飞凌这种两头都有家底的，反而把沟槽挖得最保守，这本身就说明问题。

汉磊的账更特殊

汉磊是全球少数几家纯SiC代工厂。它的客户是器件设计公司，卖的是工艺平台。

器件公司换架构，疼自己一家。代工厂换架构，所有客户的版图重画、车规认证重跑、可靠性数据重建——这个转换成本会被客户直接用脚投票。所以汉磊坚持平面，也不是转不了，或许是不能转。

那竞争力从哪来？就在那个90%里。

对代工厂客户来说，比导通电阻2.2还是2.0，影响芯片面积几个百分点；良率90%还是75%，影响每颗芯片成本两成。

SiC代工的竞争早就不看参数表了，看的是谁能让客户每平方厘米晶圆多卖几颗好芯片。刘灿文发布会上说竞争已经从追求效能扩大到可靠度、良率和产能交付——放两年前这是套话，放2026年是实话。

再看时机：8英寸SiC线下半年量产，产能接近满载，AI数据中心800V架构正在打开一个不用熬车规认证周期的新市场。Gen5的任务不是去参数榜争名次，是在8英寸爬坡的窗口期给客户一个够用、稳定、便宜的量产平台。

这么看，3.3μm不是落后指标，是个主动选的甜区。再往下缩，良率曲线恶化，光刻成本上去，客户收益递减。停在这，是代工厂对性价比拐点的判断。

当然，判断对不对，要看接下来四个季度的客户导入。Gen5现在还在AEC-Q101和AQG 324验证阶段，发布当天涨8%的股价，交易的是预期，不是订单。

最后说个发布会上没有答案的问题

汉磊提到Gen5用了"通道工程"优化沟道区，同时规划未来做3.3kV以上高压。这两件事放一起，有个微妙的矛盾：

1200V以下，平面还有工程余量。但到了3.3kV以上，漂移区电阻主导一切，沟槽的优势会被电压等级指数级放大——三菱把高压沟槽当王牌，不是偶然。汉磊真做高压，迟早要面对它一直回避的那道选择题。

届时的答案大概率不是"平面还是沟槽"，而是某种类似纳微TAP的混血结构——平面栅加浅沟槽辅助，用最小的结构改动换高压入场券。这条路纳微已经蹚出来了，美格纳愿意花钱买授权，说明市场也认可。

2026年回头看，SiC行业最大的变化不是谁家参数又降了几个点，是路线之争的底层逻辑换了：从"谁更先进"变成"谁更合适"，从"结构创新"变成"工程兑现"。罗姆的收敛、Wolfspeed的压榨、纳微的混血、汉磊的甜区，方向各异，其实是同一个答案的几种写法。

行业已经过了靠结构炫技赢的阶段。现在赢的，是把成熟架构做到别人做不到的成本和良率的人。

平面型的故事没讲完。但接下来的章节，主角不是物理，是生意。

来源：碳化硅芯观察

注：本文由作者原创,由联盟编辑整理。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。