25 kW SiC直流快充设计指南(第四部分)：DC-DC级的设计考虑因素和仿真 - 联盟动态中关村天合宽禁带半导体技术创新联盟

作者：安森美(onsemi)Karol Rendek, Stefan Kosterec

在“开发基于碳化硅的25 kW快速直流充电桩”[1-3] 系列的这篇新文章中，我们聚焦DC-DC双有源相移全桥(DAB-PS)零电压开关(ZVS)转换器，其简介和部分描述参见第二部分。

在本部分中，我们将介绍我们的工程团队遵循的一些DC-DC级的设计过程。具体而言，我们将讲解开发这种转换器的关键设计考虑因素和权衡，尤其是围绕磁性元件的定义，并讨论了电源仿真和所做的设计决策。在第四部分中，我们还将讨论在变压器中的磁通平衡概念，以及如何在25 kW快速直流充电桩中解决这一问题。

1 设计DAB DC-DC级

DAB DC-DC转换器含有两个全桥，采用四个SiC MOSFET模块、一个谐振变压器和一个谐振电感实现。该系统运行相移调制并在高负载下实现ZVS，同时可在200 V至1000 V的宽输出电压范围内最大限度地提高效率。图1再次显示了之前在第二部分中介绍的该电路级的简化示意图。

该转换器旨在提供最高效率当输出电压介于约650 V和 800 V之间。针对400 V电池的充电桩，应调整设计以在400 V电平附近提供峰值效率。

图1：双有源桥(DAB) DC-DC级含有两个全桥，中间有一个隔离变压器。

表1.DC-DC转换器所需工作点的概览。

DAB磁性元件设计指南

设计DAB-PS转换器的一个基本步骤是选择变压器和谐振电感的关键参数。变压器的匝数比(n1/n2)将显著影响转换器在整个工作范围内的效率，因此DAB-PS转换器的开发和优化很大程度上取决于磁性元件。

正如下文即将讨论的那样，大多数仿真目标仅用于生成满足我们应用需求的磁性能要求。磁性元件供应商使用这些信息来完成满足应用需求的元件设计，并进行生产，同时尽可能降低损耗并减小尺寸。

变压器匝数比(n1/n2)和效率

当次级电压(VSEC)等于初级电压乘以n1/n2比值(公式 1时，DAB-PS转换器将达到峰值效率。

因此，调整变压器的方式应确保当VSEC等于目标输出电压(对于本项目为约650 V 至800 V)时，达到该峰值性能工作点。以下仿真将显示匝数比是如何成为转换器效率的主要决定因素的(对于固定的开关频率和开关技术)，因为它会影响变压器的初级(IPRIM,RMS和IPRIM,PEAK)电流和次级(ISEC,RMS和ISEC,PEAK)电流。仿真将有助于确定何种匝数配置可提高整体效率并达到98%的目标值。

为了启动并运行仿真，需要一些变压器匝数比的初始值。在本项目中，初始值是根据以前的设计、市场基准和技术文献中收集的经验提出的，并以公式1为坚实基础。

谐振电感(LRESONANT)

谐振电感值需要根据DAB-PS中变压器的漏感进行调整。理论上，在某些设计中，变压器的固有漏感可用于实现支持ZVS的必要谐振。然而，在像本项目这样的高功率应用中，情况并非如此，因此所选的谐振电感值需要补充变压器的漏感。

公式2定义了DAB-PS转换器的输出功率、初级和次级电压、开关频率、相移和谐振电感(谐振电感 + 变压器漏感)之间的关系。根据功率转换器中的典型情况，已证明fs值越高，所需的电感就越小。

其中，P是DAB的功率传输，VPRIM是初级电压，VSEC是次级电压，ɣ是相移，fs是开关频率，LRESONANT+LEAKAGE是谐振电感 + 变压器漏感。该公式基于简化的线性化模型，但对初始估值很有用。

通过应用公式2并将其与25 kW直流充电桩的规格进行比较，可以确定将LRESONANT与LLEAK的和取值为 22 μH左右会是一个合理的假设。表2显示，对于最坏情况(VSEC = 200 V)，可以在留有一定的裕量的条件下提供10 kW的额定输出功率，因为从谐振角度来看，理想情况下的最大功率传输为11.57 kW。

表2.在整个输出电压范围内满足输出功率规格所需的 LRESONANT+LEAK。

励磁电感(LM)

励磁电感(LM)在优化变压器尺寸方面发挥着重要作用，并且还会影响整体效率。对于给定的初级电压，较高的LM将转化为较低的励磁电流(IM)，从而降低流过磁芯的总磁通量，缩小所需的有效横截面积(Ae)(公式3、4和5)，这会有利于变压器更紧凑。

尽管如此，较高的LM值意味着所需匝数(n1)的增加，在工作于高RMS电流的系统中(如本示例中的25 kW 电动汽车充电桩设计)，这会导致导线横截面积的增加(以使传导损耗得到控制)，然后导致变压器尺寸的增加，以便能够在磁芯的可用绕组区域中容纳磁芯。

很明显，励磁电感值是变压器设计和优化的一个要素，但不是我们转换器的固定要求。因此，我们的工程师在此采用的方法是，依靠磁性元件制造商提供优化设计，尽可能做到紧凑和高效，同时满足应用要求(主要是效率、尺寸和成本)。然而，公式3至5帮助我们了解励磁电感如何影响到改变变压器尺寸和损耗的各项。

其中B是磁通密度，φ是磁通量，Ae是(磁芯的)有效横截面积。

其中μ0是真空磁导率，μr是相对磁导率，le是磁路长度，la是磁芯气隙长度，N是初级绕组的匝数，IM是励磁电流。

其中AL是电感系数。

从控制和调节的角度来看，为LM设立一个最小值也很重要。该值越低，控制环路运行速度就越快，而采集和控制硬件需要支持该工作速度。

总而言之，在本项目中定义LM可接受范围的最重要因素包括：最大调节速度、对IM峰值电流的影响、对次级侧电流的影响(随着LM的减小而增加)和磁体结构的可行性(紧凑)。

开关频率

根据以往设计(例如11 kW LLC转换器)中积累的经验，选择100 kHz作为开关频率。[4]该值是在相对较高的开关频率(有助于减小磁体尺寸)和过高的开关频率(会产生过高的开关损耗)之间进行的权衡。

相移法和几种选择

出于仿真的目的，在互补桥之间使用固定占空比为50%的单相移。计划在实际控制实施级评估其他相移法(例如扩展相移、双相移和三相移)，作为改善系统性能的可能手段之一。

磁通平衡

磁通平衡技术旨在防止在变压器中由所谓的磁通走漏引起磁芯饱和。这种现象(又称磁通阶梯效应)的成因是，由于施加于变压器的(伏特 x 时间)净积不平衡，造成在每个开关周期中磁芯中剩余磁通的累积——在一个开关周期中它应该恰好为零。当乘积不为零时，所施加的电压波形不是纯交流的，而是含有直流偏置分量，该分量会引起剩余磁通。

(伏特 x 时间)乘积背后的不平衡可能非常细微，难以识别，例如单个半桥的占空比或RDSON本身。在小功率和中功率系统中，采用一个“隔直电容”，与初级或次级绕组串联，用来过滤直流偏置电流。在25 kW充电桩设计中，该电容的特性和要求会导致组件体积庞大或无法实现。电容值会落在几十微法的范围内，隔直电压在1000 V左右。

然而，最具挑战性和限制性的则是IPRIM,RMS和 ISEC,RMS很高，预计会介于45 A和65 A之间。合适的解决方案需要大约15到20个陶瓷电容并联，鉴于多种原因，包括尺寸、成本、布局复杂性和系统可靠性，这不切实际。一种替代方案是采用电解电容或金属化聚丙烯电容，类似于在PFC级的直流链路中所使用的电容，但这会占用PCB上的大量空间，同时也会增加BOM成本。

要实现实用、紧凑且有竞争力的设计，一种可行解决方案是防止磁通阶梯效应。这可采用多种实现方法，并且有大量讨论该主题的文献。本项目实施的解决方案是磁通平衡算法，该算法可控制和修改施加在变压器初级和次级绕组上的电压波(占空比)，以使其保持平衡，从而确保平均直流电流为零。

测量初级和次级电流作为控制环路的输入，这需要额外测量变压器的初级和次级电流，而对于实际的转换器控制，仅检测输入和输出电流。另一方面，磁通平衡消除了电容需求，从而减小了尺寸和成本，并提高了系统效率。这些因素以及工程团队以前在实施这种技术方面的专业知识，都是此方法深受欢迎的主要原因。本系列文章的第五部分将提供有关实施磁通平衡控制技术的更多详细信息。

2 准备仿真

除了讨论PFC级的开发之外，本系列文章的第三部分 [3]还提供了更广泛的概述，说明为什么仿真在电力电子设计中至关重要，以及在运行仿真之前要考虑的主要因素，例如目标、模型和输入参数。牢记这些因素将有助于成功的项目开发和执行。下面将介绍DAB-PS级电源仿真的关键信息。

目标

以验证系统的目标效率为主要目标，并由此帮助选择变压器和谐振电感的参数，在实现效率最大化的同时满足系统的其余要求。表3概述了主要目标。

表3.仿真的主要目标摘要。

仿真模型

安森美半导体工程团队为DC-DC转换器开发的SPICE功率仿真模型如图2所示。与第三部分中介绍的三相 PFC级的电源仿真模型相比，它更简单，前者对三个半桥进行开关，需要同步交流电网电流和电压。在 DAB-PS转换器中，电源级使用四个半桥单元(与PFC 模型中使用的模块相同)。

至于变压器和谐振电感，该模型包含：Lpri与Lsec的耦合比(K = 1)、Lm(励磁电感)、Ls(次级电感)、Lr(谐振电感)和等效串联电阻(适用于变压器和电感绕组)。须强调的是，变压器和电感的磁芯损耗并未包含在内。在这一级中，考虑这些因素的可行起点是估计该损耗与传导损耗近似。

模型中的其他元件包括C_Pri和电压电流传感器(SPICE 格式)，用于测量初级和次级电流以实现磁通平衡。C_Pri代表在DAB-PS输入端使用的缓冲电容，并与直流链路并联。此类电容应靠近MOSFET放置，以抑制开关节点上出现的电压尖峰。

在最终产品实现中，可能不需要这些电容，或者其规格要小得多，因为PFC的直流链路部分已经提供了滤波功能。然而，就本项目的目的而言，DAB-PS应作为一个独立系统正常工作，进行独立评估，因此该电容必不可少。如前所述，该控制模型采用了50%单相移工作的定制数字PWM模型。

图2：DAB转换器的仿真模型。

输入参数

表4和表5概述了仿真输入参数。将使用n1/n2、LM和VSEC的替代值进行评估并最终确定最佳配置。其余参数在所有仿真中保持不变，根据我们工程团队在无源元件设计方面的专业知识、现有解决方案的基准和围绕该主题的文献，选择这些参数，以作为起点。

表4.仿真输入参数。以蓝色突出显示的是在仿真中会发生变化的参数。

表5.SPICE仿真的配置。

3 仿真结果

本章节讨论仿真获得的结果。测试可分为两个主要评估，第一个评估围绕变压器匝数比n1/n2和效率，第二个评估围绕LM。测试结果将有助于实现前面提出的目标并回答关键的设计问题。请注意，除非另有说明，否则所有仿真均在“输入参数”部分中提供的数值下执行。

变压器匝数比(n1/n2)评估

效率和损耗

仿真的第一个结果和最具代表性的结果如图3和4所示。根据不同的n1/n2配置，分别在800 V、666.7 V和571 V次级工作电压下提供峰值效率。在此值得注意的是，在340 V至830 V的VSEC工作电压范围内，所有评估的匝数比都可实现98%的峰值效率(但不包括电感和变压器的磁芯损耗)。

然而，随着VSEC向低端(200 V)和高端(1000 V)移动，不同n1/n2比值之间的差异会变得更明显。实际VSEC值偏离最佳点越远，效率就越差(图3中曲线图的左右两端)。有趣的是，虽然增加n1/n2会显著增加VSEC > VSEC,OPTIM时的总功率损耗(图4的右端)，但减小n1/n2并不会对VSEC < VSEC,OPTIM时的功率损耗产生同等明显的影响(图4的左端)。

尽管增加n1/n2比值会使VSEC < VSEC,OPTIM时的效率提高(图3左端)，但差异并不像VSEC > VSEC,OPTIM时那样显著(图3右端)。因此，似乎减小n1/n2比值可能会导致整体性能的提高，不过情况并非总是如此，这取决于在整个VSEC工作范围内要确保的最低效率。