请选择 进入手机版 | 继续访问电脑版

二十多年来,碳化硅(Silicon Carbide,SiC)作为一种宽禁带功率器件,受到人们越来越多的关注。与硅相比,碳化硅具有很多优点,如:碳化硅的禁带宽度更大,这使碳化硅器件拥有更低的漏电流及更高的工作温度,抗辐照能力得到提升;碳化硅材料击穿电场是硅的 10 倍,因此,其器件可设计更高的掺杂浓度及更薄的外延厚度,与相同电压等级的硅功率器件相比,导通电阻更低;碳化硅具有高电子饱和速度的特性,使器件可工作在更高的开关频率;同时,碳化硅材料更高的热导率也有助于提升系统的整体功率密度。碳化硅器件的高频、高压、耐高温、开关速度快、损耗低等特性,使电力电子系统的效率和功率密度朝着更高的方向前进。碳化硅器件的这些优良特性,需要通过封装与电路系统实现功率和信号的高效、高可靠连接,才能得到完美展现,而现有的传统封装技术应用于碳化硅器件时面临着一些关键挑战。

碳化硅器件的结电容更小,栅极电荷低,因此,开关速度极快,开关过程中的 dv/dt 和 di/dt 均极高。虽然器件开关损耗显著降低,但传统封装中杂散电感参数较大,在极高的 di/dt 下会产生更大的电压过冲以及振荡,引起器件电压应力、损耗的增加以及电磁干扰问题[2-3]。在相同杂散电容情况下,更高的dv/dt 也会增加共模电流。针对上述问题,国内外学者们研究开发了一系列新的封装结构,用于减小杂散参数,特别是降低杂散电感。除开关速度更快外,碳化硅器件的工作温度可达到 300℃以上[4]。而现有适用于硅器件的传统封装材料及结构一般工作在 150℃以下,在更高温度时可靠性急剧下降,甚至无法正常运行。解决这一问题的关键在于找出适宜高温工作的连接材料,匹配封装中不同材料的热性能。此外,多功能集成封装技术以及先进的散热技术在提升功率密度等方面也起着关键作用[5]。本文重点就低杂散电感封装、高温封装以及多功能集成封装 3 个关键技术方向对现有碳化硅功率器件的封装进行梳理和总结,并分析和展望所面临的挑战和机遇。

1、低杂散电感封装技术

目前已有的大部分商用 SiC 器件仍采用传统 Si器件的封装方式,如图 1 所示。该方式首先通过焊锡将芯片背部焊接在基板上,再通过金属键合线引出正面电极,最后进行塑封或者灌胶。传统封装技术成熟,成本低,而且可兼容和替代原有 Si 基器件。

但是,传统封装结构导致其杂散电感参数较大,在碳化硅器件快速开关过程中造成严重电压过冲,也导致损耗增加及电磁干扰等问题。而杂散电感的大小与开关换流回路的面积相关。其中,金属键合连接方式、元件引脚和多个芯片的平面布局是造成传统封装换流回路面积较大的关键影响因素。表 1 列出了典型的碳化硅器件封装结构并进行分类,同时列出了相关封装方式的杂散电感参数大小。由表 1 可知,消除金属键合线可以有效减小杂散电感值,将其大小控制在 5nH 以下。下面就其中典型的封装结构分别进行介绍。

1.1 单管翻转贴片封装

阿肯色大学团队[6]借鉴 BGA 的封装技术,提出了一种单管的翻转贴片封装技术,如图 2 所示。该封装通过一个金属连接件将芯片背部电极翻转到和正面电极相同平面位置,然后在相应电极位置上植上焊锡球,消除了金属键合线和引脚端子。相比于 TO-247 封装,体积减小了 14 倍,导通电阻减小了 24%。

1.2 DBC+PCB 混合封装

传统模块封装使用的敷铜陶瓷板(direct bonded copper-DBC)限定了芯片只能在二维平面上布局,电流回路面积大,杂散电感参数大。CPES、华中科技大学[7-9]等团队将DBC 工艺和 PCB 板相结合,利用金属键合线将芯片上表面的连接到 PCB 板,控制换流回路在 PCB 层间,大大减小了电流回路面积,进而减小杂散电感参数。如图 3 所示,该混合封装可将杂散电感可控制在 5nH 以下,体积相比于传统模块下降 40%[9-10]。

柔性PCB 板结合烧结银工艺的封装方式也被用于商业模块中。如图 4 所示为 Semikron 公司利用SKiN 封装技术制作的 1200V/400A 的 SiC 模块[11]。该技术采用柔性 PCB 板取代键合线实现芯片的上下表面电气连接,模块内部回路寄生电感仅有1.5nH,开关速度大于 50kV/s,损耗相比于传统模块可降低 50%。

该混合封装方式结合了 2 种成熟工艺的优势,易于制作,可实现低杂散电感以及更小的体积。但PCB 板的存在限制了上述封装方式高温运行的可靠性。

1.3 芯片正面平面互连封装

除采用柔性 PCB 板取代金属键合线外,还可使用平面互连的连接方式来实现芯片正面的连接。图 5 为 SiliconPower 公司采用端子直连(direct lead bonding,DLB)的焊接方法[12],类似的还有IR 的Cu-Clip IGBT[13],Siemens 的 SiPLIT 技术[14]等。平面互连的方式不仅可以减小电流回路,进而减小杂散电感、电阻,还拥有更出色的温度循环特性以及可靠性[12]。

用于 SiC 芯片的埋入式封装[15-17]也可认为是一种芯片正面的平面直连封装。如图 6 所示[17],该方法将芯片置于陶瓷定位槽中,再用绝缘介质填充缝隙,最后覆盖掩膜两面溅射金属铜,实现电极连接。通过选择合理的封装材料,减小了模块在高温时的层间热应力,并能在 279℃的高温下测量模块的正反向特性。

平面直连的封装工艺通过消除金属键合线,将电流回路从 DBC 板平面布局拓展到芯片上下平面的层间布局,显著减小了回路面积,可实现低杂散电感参数,与之后介绍的双面散热封装以及三维封装实现低杂散电感的基本思路相同,只是实现方式略有不同。

1.4 双面散热封装技术

双面封装工艺由于可以双面散热、体积小,较多用于电动汽车内部 IGBT 的封装应用[18-21]。图7为一典型的双面散热封装 SiC 模块[22],该模块上下表面均采用 DBC 板进行焊接,所以可实现上下表面同时散热。

该工艺的难点在于,芯片上表面需要进行溅射或电镀处理使其可焊接,并且在芯片上表面增加金属垫片、连接柱等来消除同一模块中不同高度芯片的高度差。再加上 SiC 芯片普遍面积小,如何保证在上表面有限面积范围内的焊接质量是该工艺过程中的关键。得益于上下 DBC 的对称布线与合理的芯片布局,该封装可将回路寄生电感参数降到3nH 以下[23],模块热阻相比于传统封装下降38%[24]。国内如株洲中车时代电气、天津大学等团队都对此类双面封装模块进行了热[21]、电气、可靠性[25]等多方面的研究。

CPES 针对 10kV 的 SiC MOSFET 采用了如图 8所示的封装设计[26]。使用银烧结技术将芯片和敷铝陶瓷板(direct bonded aluminum,DBA)、钼片相连接。其中芯片下部采用两层 DBA 板叠加,并将中间层连接到母线中间电压,一方面可以减小板子边缘的场强,另一方面减小了桥臂中点对地的寄生电容,降低 EMI。该模块可以采用双面散热,也可将瓷片电容焊接在芯片上部 DBA 板上,减小回路寄生电感到小于 5nH。图 9 为浙江大学和阿肯色大学合作提出的一种用于 SiC MOSFET 的双面压接模块[27]。该模块使用低温共烧陶瓷(LTCC)工艺和带有弹性的 Fuzz Button 取代传统 DBC 板和金属键合线实现芯片互联以及散热设计,回路寄生电感参数仅为 4.3nH。不足之处在于 LTCC 导热系数低,而且压接模块的特性对外部压力反应敏感。此外还有浙江大学与阿尔堡大学合作设计的直接通过螺钉固定的双面压接 SiC MOSFET 模块,也实现了低寄生电感参数和良好均匀的散热特性[28]。

1.5 三维(3D)封装技术

三维封装技术利用了 SiC 功率器件垂直型的结构特点,将开关桥臂的下管直接叠在上管之上,消除了桥臂中点的多余布线,可将回路寄生电感降至1nH 以下[29-31]。Vagnon于 2008 年即提出了利用金属片直连的模块单元,如图10(a)所示[29],并基于此封装制作了 Buck 变换器模块。实验测试表明,该 3D 封装模块基本消除了共源极电感,而且辐射电磁场相比于传统模块大大减小,共模电流也得到了很好的抑制[30]。类似的,文献[32]将 SiCMOSFET芯片嵌入 PCB 内部,形成如图 10(b)所示的 3D 封装形式。芯片表面首先经过镀铜处理,再借由过孔沉铜工艺将芯片电极引出,最后使用PCB 层压完成多层结构,图 10(c)为实物模块。得益于PCB 的母排结构,模块回路电感仅有 0.25nH,并可同时实现门极的开尔文连接方式。该封装的功率密度极高,如何保证芯片温度控制是一大难点,外层铜厚和表面热对流系数对芯片散热影响很大。除功率芯片之外,无源元件如磁芯,电容等均可通过适当的方式嵌入 PCB 当中以提高功率密度[33-34]。

由上述新型结构可以看出,为充分发挥 SiC 器件的优势,提高功率密度,消除金属键合线连接是一种趋势。通过采用各种新型结构,降低模块回路寄生电感值,减小体积是推进电力电子走向高频、高效、高功率密度的保证。

2 高温封装技术

在进行芯片正面连接时可用铜线替代铝线,消除了键合线与 DBC 铜层之间的热膨胀系数差异,极大地提高模块工作的可靠性[35]。此外,铝带、铜带连接工艺因其更大的截流能力、更好的功率循环以及散热能力,也有望为碳化硅提供更佳的解决方案[36-37]。图 11 所示分别为铜键合线、铜带连接方式。

锡片或锡膏常用于芯片和 DBC 板的连接,焊接技术非常成熟而且简单,通过调整焊锡成分比例,改进锡膏印刷技术,真空焊接减小空洞率,添加还原气体等可实现极高质量的焊接工艺。但焊锡热导率较低(~50W/(mK)),且会随温度变化等,并不适宜 SiC 器件在高温下工作。此外,焊锡层的可靠性问题也是模块失效的一大原因。烧结银连接技术凭借其极高的热导率(~200W/(mK)),低烧结温度,高熔点等优势,有望取代焊锡成为 SiC 器件的新型连接方法[38-39]。银烧结工艺通常是将银粉与有机溶剂混合成银焊膏,再印刷到基板上,通过预热除去有机溶剂,然后加压烧结实现芯片和基板的连接。为降低烧结温度,一种方法是增大烧结中施加的压力,这增加了相应的设备成本,而且容易造成芯片损坏;另一种方法是减小银颗粒的体积如采用纳米银颗粒,但颗粒加工成本高,所以很多研究继续针对微米银颗粒进行研究以得到合适的烧结温度、压力、时间参数来现更加理想的烧结效果[40]。图 12 给出了一些典型的焊锡和烧结材料的热导率和工作温度对比图[39]。

此外,为确保碳化硅器件稳定工作,陶瓷基板和金属底板也需要具备良好的高温可靠性。表 2、3分别给出了目前常用的一些基板绝缘材料和底板材料[40],其中:λ 为热导率;α为热膨胀系数;R为挠曲强度;ρ 为密度。λ 越高,散热效果越好,α 则影响了封装在高温工作时不同层材料之间的热应力大小,不同材料间α 差异越大,材料层间热应力就越高,可靠性越低。所以寻λ 高、α 值和碳化硅材料(3.7ppm/K)相近的材料是提高封装可靠性和关键所在。

如表2 所示,Al2O3 具有成本低,机械强度高等优点,是目前最常用的绝缘材料,但λ 值低,α值明显偏大,不适合碳化硅的高温工作。AlN λ值高,α 值接近 SiC 材料,成本合适,是目前较为理想的碳化硅器件的基板材料。BeO 虽然 λ 值高,但其强毒性则限制了其应用。Si3N4 α 值最接近 SiC材料,而且 R 值大,在热循环中更不容易断裂,也是一种适合碳化硅器件高温工作的绝缘材料,但其λ值较低,而且成本很高,限制了其广泛的应用。为提高陶瓷基板覆铜层的可靠性,覆铝陶瓷板(DBA)以及活性金属钎焊(active metal brazing,AMB)等工艺也受到人们越来越多的关注。如表 3所示,Cu 作为底板材料热导率最高,但其与基板之间热膨胀系数相差较大。Al 作为底板,成本低,还可显著降低整体重量,但在热导率和热膨胀系数匹配方面均表现较差。Cu基合金如 Cu/Mo,Cu/W,Cu/C 等在热导率和热膨胀系数方面性能均较为优越,但其密度和成本均较高。AlSiC 的成本,密度,热膨胀系数均十分理想,但缺点在于热导率较低。具体使用情况需要结合实际情况综合决定。综上可以看出,材料是保证碳化硅器件高温可靠工作的根本。而在实际设计过程是,考虑多方面综合因素寻找最合适的材料也是器件封装设计中的一大难点所在。


3 多功能集成封装技术

3.1 多功能集成封装技术

碳化硅器件的出现推动了电力电子朝着小型化的方向发展,其中集成化的趋势也日渐明显。瓷片电容的集成较为常见[41],通过将瓷片电容尽可能靠近功率芯片可有效减小功率回路寄生电感参数,减小开关过程中的震荡、过冲现象。但目前瓷片电容不耐高温,所以并不适宜于碳化硅的高温工作情况。驱动集成技术也逐渐引起了人们的重视,三菱、英飞凌等公司均提出了 SiC 智能功率模块(intelligent power module,IPM),将驱动芯片以及相关保护电路集成到模块内部,并用于家电等设备当中[42-43]。如图 13 所示,浙江大学团队通过将瓷片电容、驱动芯片和 1200V SiC 功率芯片集成在同一块 DBC 板上,使半桥模块面积仅为 TO-247 单管大小[44],极大地减小了驱动回路和功率回路的寄生电感参数。阿肯色大学则针对碳化硅芯片开发了相关的 SiC CMOS 驱动芯片以充分开发 SiC 的高温 性能[45]。

此外,还有 EMI 滤波器集成,温度、电流传感器集成、微通道散热集成等均有运用到碳化硅封装设计当中[5]。

3.2 散热技术

散热技术也是电力电子系统设计的一大重点和难点。设计中,通常是将单管或模块贴在散热器上,再通过风冷或者液冷进行散热。文献[46]中将微通道集成在模块的基板内,使得模块整体热阻下降 34%。微通道散热技术也被用于芯片的直接散热,例如文献[47]中介绍了用于宽禁带器件的 3 种典型方式:一种是将微通道直接做在芯片的衬底上;第 2 种则将微通道集成在芯片下层的厚金属层中;第 3 种则通过金属镀层和热介质材料将芯片直接连接到 Si 基微通道结构上。这种直接作用于芯片的散热技术消除了模块多层结构的限制,可以极大提高芯片的散热效率。相变散热技术如热管、喷雾等方式相比于单相气冷、水冷等具有更高的热导率,非常高效,也为 SiC 器件的散热提供了一种解决思路[48]。图 14 给出了目前的散热方式之间的传热系数简单对比[39]。

4 挑战机遇和前景展望

在电力电子朝着高效高功率密度发展的方向上前进时,器件的低杂散参数、高温封装以及多功能集成封装起着关键性作用。通过减小高频开关电流回路的面积实现低杂散电感是碳化硅封装的一种技术发展趋势。然而,实现碳化硅封装技术的突破并大规模应用,还需要开展大量的工作,以下列举一些核心挑战以及前景展望:

1)低杂散电感封装结构综合性能的进一步研究验证。例如封装结构的功率循环、温度循环能力,实际散热效果,制造难度和成本,以及实现大功率模组的串并联难易程度等。

2)适用于高温工作的封装材料的研究。开发耐高温、具有优良导热系数、热膨胀系数相互匹配的封装材料始终是提升封装高温工作可靠性的关键;同时,改进工艺、降低现有优良封装材料的生产成本和工艺难度也是封装朝着高温方向发展的重要制约因素。

3)多功能集成封装模块的内部干扰、共同散热等关键问题研究。模块的多功能集成是电力电子的发展趋势,但瓷片电容、传感器、栅极驱动等还无法完全匹配碳化硅的高温高频性能、散热和电磁兼容问题;开发高温电容、功率芯片片内集成传感器、研究 SiC CMOS 驱动芯片或者采用 SOI(silicon on insulator)等工艺方案都有待进一步探索。

4)新型散热方式的探索。减小芯片散热路径上的热阻是封装散热技术的关键,一方面,利用高导热系数材料,另一方面可以减少封装的层叠结构,如:DBC 直连散热器、微通道液冷散热器集成及芯片直接散热方式等均为碳化硅器件的散热提供了更多的可能。可以预见,碳化硅器件和封装技术的发展已经为电力电子技术打开了一扇更广阔的大门,助力电力电子技术朝着高频、高效、高功率密度的方向前进。

5 结论

本文分析和探讨了碳化硅器件封装中的 3 个关键技术问题:1)整理归纳了低杂散电感参数的新型封装结构,从设计原理上概括了其基本思路并列举了一些典型封装结构;2)总结了目前常用的一些高温封装方式和材料特性等,并指出高温封装中的关键性问题和解决思路;3)综述概括了现有的碳化硅封装多功能集成的趋势以及散热技术。最后,对碳化硅的封装技术作了展望,指出了其所面临的挑战和机遇。

来源:DT半导体


路过

雷人

握手

鲜花

鸡蛋
关闭

站长推荐上一条 /1 下一条

返回顶部